JPS60132346A - 転写用バンプ製造方法 - Google Patents
転写用バンプ製造方法Info
- Publication number
- JPS60132346A JPS60132346A JP58240206A JP24020683A JPS60132346A JP S60132346 A JPS60132346 A JP S60132346A JP 58240206 A JP58240206 A JP 58240206A JP 24020683 A JP24020683 A JP 24020683A JP S60132346 A JPS60132346 A JP S60132346A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bumps
- bump
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子やフィルムキャリア、電子回路基板
などにバンプを提供するための、バンプを有する模擬半
導体装置の製造方法に関するものである。
などにバンプを提供するための、バンプを有する模擬半
導体装置の製造方法に関するものである。
従来例の構成とその問題点
従来のバンプを有する模擬半導体基板は、第１図にその
具体構成を示すように、たとえばガラス板より成る基体
１を設け、この」二に金属・（ンプ月（Ａｕなど）に対
してｉｌｌ １ｌｌｆｌ性の良い金属層たとえばＰｄ
、 Ｐｔ 、 ５ｎ０２ 、 ＩＴＯｆｌどの導電膜２
を全面に形成する。
具体構成を示すように、たとえばガラス板より成る基体
１を設け、この」二に金属・（ンプ月（Ａｕなど）に対
してｉｌｌ １ｌｌｆｌ性の良い金属層たとえばＰｄ
、 Ｐｔ 、 ５ｎ０２ 、 ＩＴＯｆｌどの導電膜２
を全面に形成する。
そして、この導電膜２の上にフォトエツチング等によっ
て開孔部３より導電膜２が露出するように５ｉ０２膜の
ようなメツキレシスト層４を形成する。
て開孔部３より導電膜２が露出するように５ｉ０２膜の
ようなメツキレシスト層４を形成する。
そして、このメツキレシスト層の開孔ＮＭＬＳ ３ ’
ｆ ＪＩＴＩじて外部に露出している導電膜２の土にＡ
ｕのような金属バンプ材を電気メンキによってｌ＋；
（”ｊけしでバンプ６を形成する。このような構成では
、・くンプの剥離性をよくするためにメツキレシスト層
４を薄くするとピンオールらが生じて、電気メッキする
とレジスト層４のピンホール６に余分なバンプ７が形成
されるという問題があった。丑だメンキレジスト層４を
厚くすると・・ンブ５が剥離しにくくなるということも
あった。そのため、半導体素子の電極部にバンプ５を転
写するときに品質管理、Ｊ、：ｓ ｔたは組立上におい
て問題があった。
ｆ ＪＩＴＩじて外部に露出している導電膜２の土にＡ
ｕのような金属バンプ材を電気メンキによってｌ＋；
（”ｊけしでバンプ６を形成する。このような構成では
、・くンプの剥離性をよくするためにメツキレシスト層
４を薄くするとピンオールらが生じて、電気メッキする
とレジスト層４のピンホール６に余分なバンプ７が形成
されるという問題があった。丑だメンキレジスト層４を
厚くすると・・ンブ５が剥離しにくくなるということも
あった。そのため、半導体素子の電極部にバンプ５を転
写するときに品質管理、Ｊ、：ｓ ｔたは組立上におい
て問題があった。
発明の目的
本発明は上記従来の欠点を解消するものであり。
バンプの申翔［（を確実にして、余部なバンプを設けな
いようにするものである。
いようにするものである。
発明の構成
本発明の製造方法は、絶縁基板上に金属バンプ材に対す
る剥離性の良い表面を有する導電膜を形成したのち、前
記導電膜」二に半導体素子に形成された電極部分に対応
する部分を残して第一の絶縁膜を形成し、さらに前記第
一の絶縁膜上に金属バンプよりも大きな開孔部を設けた
第二の絶縁膜を形成し、前記第一の絶縁膜の開孔部より
露出している前記導電膜に金属バンプを設けるもので、
絶縁膜のピンホールを大幅に削減でき、−１，たバンプ
の剥離性も向上し１品質管理上２組立上きわめて有利で
ある。
る剥離性の良い表面を有する導電膜を形成したのち、前
記導電膜」二に半導体素子に形成された電極部分に対応
する部分を残して第一の絶縁膜を形成し、さらに前記第
一の絶縁膜上に金属バンプよりも大きな開孔部を設けた
第二の絶縁膜を形成し、前記第一の絶縁膜の開孔部より
露出している前記導電膜に金属バンプを設けるもので、
絶縁膜のピンホールを大幅に削減でき、−１，たバンプ
の剥離性も向上し１品質管理上２組立上きわめて有利で
ある。
実施例の説明
以下に本発明の一実施例を第２図ａ −ｔ３にもとづい
て説明する。図において、１１は絶縁性の基体、１２は
基体１１上に形成された導電膜、１３は導電膜１２上に
形成された第一の絶縁膜、１４は第一の絶縁膜１３に形
成された開孔部、１５は第一の絶縁膜１３上に形成され
た第二の絶縁膜、１６は第二の絶縁膜１５に形成された
開孔部、１γは第二の絶縁膜１５の開孔部１６と第一の
絶縁膜１３の開孔部１４とを通して導電膜１２ にに形
成されたバンプ、１８は第一の絶縁膜のピンホールであ
る。
て説明する。図において、１１は絶縁性の基体、１２は
基体１１上に形成された導電膜、１３は導電膜１２上に
形成された第一の絶縁膜、１４は第一の絶縁膜１３に形
成された開孔部、１５は第一の絶縁膜１３上に形成され
た第二の絶縁膜、１６は第二の絶縁膜１５に形成された
開孔部、１γは第二の絶縁膜１５の開孔部１６と第一の
絶縁膜１３の開孔部１４とを通して導電膜１２ にに形
成されたバンプ、１８は第一の絶縁膜のピンホールであ
る。
たとえば基体１１は附勢ガラスを用い、前記基体１１」
二にバンプー１′）Ｊ（Ａｕなど）に対して刹］ｍ［ｆ
性のよいＩＴＯなどの導電膜１２を形成したのち、前記
導電膜１２上にＳｉＯ２膜を塗布法により薄く（５膜０
人〜１．○Ｏ０入）形成して第一・の絶縁膜１３とする
。そしてフォトエツチング等の手段により前記第一の絶
縁膜１３ＶＣ開孔部１４を設ける。
二にバンプー１′）Ｊ（Ａｕなど）に対して刹］ｍ［ｆ
性のよいＩＴＯなどの導電膜１２を形成したのち、前記
導電膜１２上にＳｉＯ２膜を塗布法により薄く（５膜０
人〜１．○Ｏ０入）形成して第一・の絶縁膜１３とする
。そしてフォトエツチング等の手段により前記第一の絶
縁膜１３ＶＣ開孔部１４を設ける。
これは半導体素子の電極の位置に対応しており、開口部
１４の大きさはバンプの大きさにより決められる。さら
に第一の絶縁膜１３」二に感光性ポリイド膜を塗布法に
より厚く（１μｍ〜１０μｍ）形成して第二の絶縁膜１
６とし、前記第二の絶縁膜１６にバンプよりも大きな開
孔部１６をフォトエツチングで設ける。このようにすれ
ばバンプの剥離性を向」ニさせるために第一の絶縁膜１
３を薄くして、第一の絶縁膜１３にピンホール１８が発
生しても第二の絶縁膜１６により埋めることができる。
１４の大きさはバンプの大きさにより決められる。さら
に第一の絶縁膜１３」二に感光性ポリイド膜を塗布法に
より厚く（１μｍ〜１０μｍ）形成して第二の絶縁膜１
６とし、前記第二の絶縁膜１６にバンプよりも大きな開
孔部１６をフォトエツチングで設ける。このようにすれ
ばバンプの剥離性を向」ニさせるために第一の絶縁膜１
３を薄くして、第一の絶縁膜１３にピンホール１８が発
生しても第二の絶縁膜１６により埋めることができる。
発明の効果
このように本発明は第一と第二の絶縁膜を形成している
ため、バンプの剥離性がよく、ピンホールによるバンプ
の少ない品質のよいバンプを有する模擬半導体装置を提
供することができるため、半導体装置の電極へバンプを
確実に転写でき、捷たピンホールによるバンプがないた
め７目−１−などのトラブルを解消でき、半導体素子の
組立」ニきわめて有利である。
ため、バンプの剥離性がよく、ピンホールによるバンプ
の少ない品質のよいバンプを有する模擬半導体装置を提
供することができるため、半導体装置の電極へバンプを
確実に転写でき、捷たピンホールによるバンプがないた
め７目−１−などのトラブルを解消でき、半導体素子の
組立」ニきわめて有利である。
第１図は従来のバンプを有する模擬半導体装置の断面図
、第２図ａ〜ｄは本発明の一実施例における各工程にお
けるバンプを有する模擬半導体装置の断面図である。 １．１１・・−・・・基体、２，１２・・・・・・導電
膜、３・・・・・・メツキレシスト膜の開孔部、４・・
・・・・メンギレジストＪｌ、 ６． １７・・・・・
・バンプ、６・・・・・・ピンホール。 ７・・・・・余分なバンプ、１３・・・・・・第一の絶
縁膜、１４・・・・・・第一の絶縁膜の開孔部、１５・
・・・・・第二の絶縁膜、１６・・・・・第二の絶縁膜
の開孔部、１８・・・・・・第一の絶縁膜のピンホール
。
、第２図ａ〜ｄは本発明の一実施例における各工程にお
けるバンプを有する模擬半導体装置の断面図である。 １．１１・・−・・・基体、２，１２・・・・・・導電
膜、３・・・・・・メツキレシスト膜の開孔部、４・・
・・・・メンギレジストＪｌ、 ６． １７・・・・・
・バンプ、６・・・・・・ピンホール。 ７・・・・・余分なバンプ、１３・・・・・・第一の絶
縁膜、１４・・・・・・第一の絶縁膜の開孔部、１５・
・・・・・第二の絶縁膜、１６・・・・・第二の絶縁膜
の開孔部、１８・・・・・・第一の絶縁膜のピンホール
。
Claims (1)
- 絶縁基板上に金属バンプ材に対する剥離性の良い表面を
有する導電膜を形成したのち、前記導電膜上に半導体素
子に形成された電極部分に対応する部分を残して第一の
絶縁膜を形成し、さらに前記第一の絶縁膜上に金属バン
プよりも大きな開孔部を設けた第二の絶縁膜を形成し、
前記第一の絶縁膜の開孔部より露出しでいる前記導電膜
に金属バンプを設けたバンプを有する模擬半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240206A JPS60132346A (ja) | 1983-12-20 | 1983-12-20 | 転写用バンプ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240206A JPS60132346A (ja) | 1983-12-20 | 1983-12-20 | 転写用バンプ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132346A true JPS60132346A (ja) | 1985-07-15 |
| JPH0586657B2 JPH0586657B2 (ja) | 1993-12-13 |
Family
ID=17056027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240206A Granted JPS60132346A (ja) | 1983-12-20 | 1983-12-20 | 転写用バンプ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132346A (ja) |
-
1983
- 1983-12-20 JP JP58240206A patent/JPS60132346A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586657B2 (ja) | 1993-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| USRE49286E1 (en) | Method of making flip chip | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2004158758A (ja) | 半導体装置およびその製造方法 | |
| JPS58148434A (ja) | 電気部品実装基板の製造方法 | |
| JP2001257227A (ja) | 半導体装置の製造方法 | |
| JPS60132346A (ja) | 転写用バンプ製造方法 | |
| US3767397A (en) | Photographic treatment for semiconductor devices or the like | |
| JPH023944A (ja) | 半導体装置 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JPH0494131A (ja) | 半導体装置のバンプ構造体の形成方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JP3062637B2 (ja) | 蛍光表示管の製造方法 | |
| JPS6348427B2 (ja) | ||
| JP3877691B2 (ja) | 半導体装置 | |
| JP2004063729A (ja) | 電極構造及びその形成方法 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH0794676A (ja) | 厚膜ｉｃのバイアホールの形成方法 | |
| JPH11251348A (ja) | 半導体装置及びその製造方法 | |
| JPS641077B2 (ja) | ||
| JPS6031245A (ja) | 半導体装置 | |
| JPH0327527A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |