JPS60134367A - 複数の処理装置間の通信方式 - Google Patents
複数の処理装置間の通信方式Info
- Publication number
- JPS60134367A JPS60134367A JP23977083A JP23977083A JPS60134367A JP S60134367 A JPS60134367 A JP S60134367A JP 23977083 A JP23977083 A JP 23977083A JP 23977083 A JP23977083 A JP 23977083A JP S60134367 A JPS60134367 A JP S60134367A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- order
- processing
- circuit
- orders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数の処理装置間の通信方式に関するものであ
り、更に詳しくは少ない処理装置間のインターフェイス
線で処理装置間の無効通信を減少させた複数の処理装置
間の通信方式に関する。
り、更に詳しくは少ない処理装置間のインターフェイス
線で処理装置間の無効通信を減少させた複数の処理装置
間の通信方式に関する。
第１図は複数の処理装置の一例を示す図であシ、第２図
は第１図に示す複数の処理装置における従来の通信方式
を示す説明図である。第１図において、１，２．３は処
理装置を示し、Ａ。
は第１図に示す複数の処理装置における従来の通信方式
を示す説明図である。第１図において、１，２．３は処
理装置を示し、Ａ。
Ｂは通信オーダを示している。第２図は通信オーダＡ、
Ｂが処理装置１．２から処理装置３に出力されるタイミ
ングの一例を示しておシ、先ず処理装置１からの通信オ
ーダＡによ多処理装置３が処理を実行している最中に、
処理装置２から通信オーダＢが処理装置３に出力された
場合を示している。この場合、処理装置３は通信オーダ
Ａの処理中であるため、処理装置２に対してビジー表示
Ｃを返送する。処理装置２はビジー表示Ｃを受け、再度
通信オーダＢを出力するが、処理装置３がまだ通信オー
ダＡの処理中であるため、再びビジー表示Ｃｆ受信する
。そして、処理装置６が再度通信オーダＥｆ出力すると
、この時点では処理装置３における通信オ−ダＡの処理
が終了しているため、処理装置３に受け付けられる。
Ｂが処理装置１．２から処理装置３に出力されるタイミ
ングの一例を示しておシ、先ず処理装置１からの通信オ
ーダＡによ多処理装置３が処理を実行している最中に、
処理装置２から通信オーダＢが処理装置３に出力された
場合を示している。この場合、処理装置３は通信オーダ
Ａの処理中であるため、処理装置２に対してビジー表示
Ｃを返送する。処理装置２はビジー表示Ｃを受け、再度
通信オーダＢを出力するが、処理装置３がまだ通信オー
ダＡの処理中であるため、再びビジー表示Ｃｆ受信する
。そして、処理装置６が再度通信オーダＥｆ出力すると
、この時点では処理装置３における通信オ−ダＡの処理
が終了しているため、処理装置３に受け付けられる。
以上に説明した様に、従来の複数の処理装置間の通信方
式では、処理装置３の処理時間が長い場合、処理装置２
から多数回の同一通信オーダが発せられ、処理装置間の
バス保留が大きくなる欠点がある。
式では、処理装置３の処理時間が長い場合、処理装置２
から多数回の同一通信オーダが発せられ、処理装置間の
バス保留が大きくなる欠点がある。
また、この様な場合、処理装置３から処理装置２に対し
、処理中表示を行なうことによシ、各処理装置１．２の
競合をなくす方式も提案されているが、各処理装置が太
きいときは処理装置間のインターフェイス線が増す欠点
がある。
、処理中表示を行なうことによシ、各処理装置１．２の
競合をなくす方式も提案されているが、各処理装置が太
きいときは処理装置間のインターフェイス線が増す欠点
がある。
以上の様な欠点は、処理装置の砂が多くなるほど大きく
なるものである。
なるものである。
本発明の目的は、上記した従来技術の欠点を除去し、処
理装置間のインターフェイス線を増加させることなく、
処理装置間の無効通信を減少させ、より効率的・経済的
な枚数の処理装置間の通信方式を提供することにある。
理装置間のインターフェイス線を増加させることなく、
処理装置間の無効通信を減少させ、より効率的・経済的
な枚数の処理装置間の通信方式を提供することにある。
〔発明の概要〕
本発明の複数の処理装置間の通信方式は、任意の通信オ
ーダを互いに送受する複数の処理装置間の通信方式であ
って、各処理装置が、自装置あての通信オーダだけを処
理動作中に受信し、かつ送信した処理装置別に該通信オ
ーダの受信を記憶する第１の手段と、処理動作終了後に
第１の手段の記憶結果に基づいて自装置に通信オーダを
送出した処理装置に対し通信オーダ再要求オーダを送出
する第２の手段とを備えていることを特徴としている。
ーダを互いに送受する複数の処理装置間の通信方式であ
って、各処理装置が、自装置あての通信オーダだけを処
理動作中に受信し、かつ送信した処理装置別に該通信オ
ーダの受信を記憶する第１の手段と、処理動作終了後に
第１の手段の記憶結果に基づいて自装置に通信オーダを
送出した処理装置に対し通信オーダ再要求オーダを送出
する第２の手段とを備えていることを特徴としている。
以下添付の図面に示す実施例によシ、更に詳細に本発明
について説明する。
について説明する。
第３図は本発明の複数の処理装置間の通信方式を実施し
た処理装置の一例を示すブロック図である。第３図にお
いて、１１は処理装置間を接続する共通バスであシ、１
２は共通バス１からの通信オーダの受信装置番号と自装
置番号との一致を検出するマツチ回路であシ、１５はマ
ツチ回路１２から出力される一致信号である。ここで、
通信オーダは１例えば第４図に示す様なバスフォーマッ
トを有している。１４は一致信号１３が出力されたとき
送信装置番号をデーートするデーート回路であシ、１５
は処理装置の主制御回路であり公知のマイクロプログラ
ム制御方式で実現されている。１６は処理装置が通信オ
ーダを処理している聞出力されるビジー信号である。１
７はビジー信号１６が出力されている最中に、他の処理
装置からの通信オーダが受信され、それが自装置に対す
るものであるとマツチ回路１２で判断されたとき、デユ
ード回路１４の出力を受け、通信オーダを出力した処理
装置を識別するためのアンド回路である。１８はアンド
回路１７の出力を受け、ビジー中に受信した通信オーダ
を送信した処理装置を記憶するフリップフロップである
。
た処理装置の一例を示すブロック図である。第３図にお
いて、１１は処理装置間を接続する共通バスであシ、１
２は共通バス１からの通信オーダの受信装置番号と自装
置番号との一致を検出するマツチ回路であシ、１５はマ
ツチ回路１２から出力される一致信号である。ここで、
通信オーダは１例えば第４図に示す様なバスフォーマッ
トを有している。１４は一致信号１３が出力されたとき
送信装置番号をデーートするデーート回路であシ、１５
は処理装置の主制御回路であり公知のマイクロプログラ
ム制御方式で実現されている。１６は処理装置が通信オ
ーダを処理している聞出力されるビジー信号である。１
７はビジー信号１６が出力されている最中に、他の処理
装置からの通信オーダが受信され、それが自装置に対す
るものであるとマツチ回路１２で判断されたとき、デユ
ード回路１４の出力を受け、通信オーダを出力した処理
装置を識別するためのアンド回路である。１８はアンド
回路１７の出力を受け、ビジー中に受信した通信オーダ
を送信した処理装置を記憶するフリップフロップである
。
ここで、アンド回路１７と７リツプフロソプ１８は。
自装置に通信オーダを送信してくる処理装置の数だけ設
けられている。１９はフリップフロップ１８の出力の論
理和をとるオア回路であシ１通信オーダをビジー中に受
信したとき、主制御部１５に対して通信オーダ受信を知
らせるものである。
けられている。１９はフリップフロップ１８の出力の論
理和をとるオア回路であシ１通信オーダをビジー中に受
信したとき、主制御部１５に対して通信オーダ受信を知
らせるものである。
そして、フリップフロッグ１８の出力２ｏは主制御部１
５に入力されている。主制御部１５は通信オーダの処理
中においてはビジー信号１６を出力し、処理を終了する
とビジー信号１６ヲオフとし、オア回路１９の出力をテ
ストし、通信オーダ受信と判断したとき出力２０をテス
トして通信オーダの送信装置番号を識別するものである
。又、２２は演算部２１から構成される装置からの通信
オーダを送出するとき使用するバッファレジスタである
。
５に入力されている。主制御部１５は通信オーダの処理
中においてはビジー信号１６を出力し、処理を終了する
とビジー信号１６ヲオフとし、オア回路１９の出力をテ
ストし、通信オーダ受信と判断したとき出力２０をテス
トして通信オーダの送信装置番号を識別するものである
。又、２２は演算部２１から構成される装置からの通信
オーダを送出するとき使用するバッファレジスタである
。
以上の構成において、他の処理装置から通信オーダが受
信され、マツチ回路１２によって自装置に対する通信オ
ーダであると判定されると、送信装置番号がデーート回
路１４でデーートされ、デユード回路１４の出力とビジ
ー信号１６にょシ送信処理装置に対応するアンド回路１
７が導通し、フリップフロップ１８に記憶される。主制
御部１５は、処理中であった通信オーダの処理を終了す
ると、オア回路１９の出力をテストし、これがオンであ
れば出力２０のテストを行なり送信装置番号の識別を行
ない、演算部２１を動作させて第４図に示すバスフォー
マットを作成し、通信オーダ再送のだめの通信オーダ再
要求オーダを送信する。これによって、該轟する送信装
置番号の処理装置は、再び前回送出した通信オーダを送
出する。
信され、マツチ回路１２によって自装置に対する通信オ
ーダであると判定されると、送信装置番号がデーート回
路１４でデーートされ、デユード回路１４の出力とビジ
ー信号１６にょシ送信処理装置に対応するアンド回路１
７が導通し、フリップフロップ１８に記憶される。主制
御部１５は、処理中であった通信オーダの処理を終了す
ると、オア回路１９の出力をテストし、これがオンであ
れば出力２０のテストを行なり送信装置番号の識別を行
ない、演算部２１を動作させて第４図に示すバスフォー
マットを作成し、通信オーダ再送のだめの通信オーダ再
要求オーダを送信する。これによって、該轟する送信装
置番号の処理装置は、再び前回送出した通信オーダを送
出する。
以上の説明から明らかな様に、本発明によれば、従来技
術の欠点である多数回のバス保留が通信オーダ再要求オ
ーダと再度送出される通信オーダの２回ですむため、無
効通信を大幅に減少させることができ、バスの無効保留
時間を小さくでき、効率的な複数の処理装置間の通信方
式が実現できる。また、その際ビジー信号等の信号線が
不要なため、処理装置間のインターフェイス線を増加さ
せる必要がなく、よシ経済的な複数の処理装置間の通信
方式が実現できる。
術の欠点である多数回のバス保留が通信オーダ再要求オ
ーダと再度送出される通信オーダの２回ですむため、無
効通信を大幅に減少させることができ、バスの無効保留
時間を小さくでき、効率的な複数の処理装置間の通信方
式が実現できる。また、その際ビジー信号等の信号線が
不要なため、処理装置間のインターフェイス線を増加さ
せる必要がなく、よシ経済的な複数の処理装置間の通信
方式が実現できる。
第１図は複数の処理装置のシステムの一例を示すブロッ
ク図、第２図は第１図に示す複数の処理装置のシステム
における従来の通信方式を示す説明図、第３図は本発明
の複数の処理装置間の通信方式を実施した処理装置にの
一例を示すブロック図、第４図は通信オーダのバスフォ
ーマットの一例を示す説明図である。 １＋ ２１３・・・処理装置 １１・・・共通バス１２
・・・マツチ回路 １４・・・デーート回路１５・・・
主制御回路 １６・・・ビジー信号１７・・・アンド回
路 １８・・・フリップフロップ１９・・・オア回路
２１・・・演算部２２・・・バッファレジスタ 代理人弁理士 高橋 明 夫 第３図 哨４図 （２仁−ソト） （Ｚビｊ／卜）
ク図、第２図は第１図に示す複数の処理装置のシステム
における従来の通信方式を示す説明図、第３図は本発明
の複数の処理装置間の通信方式を実施した処理装置にの
一例を示すブロック図、第４図は通信オーダのバスフォ
ーマットの一例を示す説明図である。 １＋ ２１３・・・処理装置 １１・・・共通バス１２
・・・マツチ回路 １４・・・デーート回路１５・・・
主制御回路 １６・・・ビジー信号１７・・・アンド回
路 １８・・・フリップフロップ１９・・・オア回路
２１・・・演算部２２・・・バッファレジスタ 代理人弁理士 高橋 明 夫 第３図 哨４図 （２仁−ソト） （Ｚビｊ／卜）
Claims (1)
- 【特許請求の範囲】 任意の通信オーダを互いに送受する複数の処理装置間の
通信方式であって、各処理装置が。 自装置あての通信オーダだけを処理動作中に受信し、か
つ送信した処理装置別に該通信オーダの受信を記憶する
第１の手段と、処理動作終了後に第１の手段の記憶結果
に基づいて自装置に通信オーダを送出した処理装置に対
し通信オーダ再要求オーダを送出する第２の手段な備え
ていることを特徴とする複数の処理装置間の通信方式・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977083A JPS60134367A (ja) | 1983-12-21 | 1983-12-21 | 複数の処理装置間の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977083A JPS60134367A (ja) | 1983-12-21 | 1983-12-21 | 複数の処理装置間の通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134367A true JPS60134367A (ja) | 1985-07-17 |
Family
ID=17049645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23977083A Pending JPS60134367A (ja) | 1983-12-21 | 1983-12-21 | 複数の処理装置間の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134367A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478039A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Communication controller |
| JPS5595139A (en) * | 1979-01-12 | 1980-07-19 | Toshiba Corp | Interruption system as to communication controller |
-
1983
- 1983-12-21 JP JP23977083A patent/JPS60134367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478039A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Communication controller |
| JPS5595139A (en) * | 1979-01-12 | 1980-07-19 | Toshiba Corp | Interruption system as to communication controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59127133A (ja) | デ−タ伝送方式 | |
| JPS60134367A (ja) | 複数の処理装置間の通信方式 | |
| JPS6240751B2 (ja) | ||
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JPS6074852A (ja) | 通信制御装置 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPH05324545A (ja) | バス制御装置 | |
| JPS59160256A (ja) | プロセツサ制御方式 | |
| JPH0142012B2 (ja) | ||
| JPS6124739B2 (ja) | ||
| JPS63288317A (ja) | プリンタ | |
| JPS6041346A (ja) | 端末装置 | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| JPS63120544A (ja) | 受信順序番号送信確認方式 | |
| JPS633346B2 (ja) | ||
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH09181750A (ja) | データ処理システム | |
| JPS6155140B2 (ja) | ||
| JPS59114662A (ja) | メツセ−ジ送信装置 | |
| JPH04353959A (ja) | 分散型ファイル転送プログラムのデータ受信方式 | |
| JPH04149758A (ja) | 画像データ処理装置 | |
| JPS59182651A (ja) | 情報伝送方式 | |
| JPH0193236A (ja) | 通信システム | |
| JPS6020205A (ja) | リモ−ト方式入出力装置 | |
| JPS59119439A (ja) | バツフア・ビジ−回避方式 |