JPS6240751B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野の説明 本発明はプロセスコントローラとプロセス入出
力装置との間に位置し、両者の間のデータ伝送を
シリアル化して外線数を減らすと共に、入出力制
御をプロセスコントローラに代つて行う、マイク
ロプロセツサをベースとする入出力制御装置に関
する。

(b) 従来技術の説明 プロセスコントローラ（以下PCと略す。）には
各種のプロセス入出力装置（以下プロセスＩ／Ｏ
と略す。）が接続される。それらの中にはデイジ
タル入力（以下DIと略す。）、デイジタル出力
（以下DOと略す。）、入力変化検出付デイジタル入
力（以下CDDIと略す。）等がある。通常DIやDO
は大量のプロセス情報を周期的に送受信している
ものであり、CDDIは割込みを使用して高速の処
理を要求するものである。

従来このようなプロセスＩ／Ｏのサポートは、
PCが直接行つていた。しかしPCとプロセスＩ／
Ｏ間には多数のアドレス線やデータ線が必要であ
り、両者の距離が離れている場合には、この外線
の取り回しや布設が難題となる事があつた。そこ
で外線数を減らす為にPCからプロセスＩ／Ｏへ
のデータの入出力は、非同期式送受信器（以下
ARTと略す。）を使用して、シリアル伝送される
事が多い。しかし、大量のデータブロツクを
ARTを介して周期的に入出力する事は、PCにと
つてかなり大きな負担である。その為、以前にも
このシリアル入出力動作を代行するような入出力
制御装置はあつたが、それらは単に周期的にデー
タの入出力を行うもので、CDDI等の割込み使用
機器のサポートは不可能であつた。

(c) 発明の目的 本発明は上記の事情に鑑みてなされたもので、
マイクロプロセツサをベースとし、スキヤン入出
力動作と割込み入出力動作の２種の入出力動作が
可能な入出力制御装置を、PCとプロセスＩ／Ｏ
の間に置き、両者の間のデータ入出力をシリアル
伝送化する事により、外線数の削減と標準化を計
ると共に、PCの入出力制御を代行させる事によ
つて高パフオーマンスの入出力制御装置を得る事
を目的とする。

(d) 発明の構成、作用 第１図のブロツク図を使用して本発明の入出力
制御装置の構成及び動作について説明する。

本発明の入出力制御装置はスキヤン入出力動作
と、割込み入出力動作の２種の入出力動作が可能
である事を特徴とするが、まずスキヤン入出力動
作について説明する。

スキヤン入出力とはPCとプロセスＩ／Ｏ等の
外部機器との間で、あるまとまつたデータのブロ
ツクを周期的に入出力する事である。

先ずPC１はPCシステムバス２を介して、本発
明の入出力制御装置３内のスキヤン送信データメ
モリ８に送信すべきデータをセツトした後、マス
コマンドレジスタ４に動作モード及び入出力開始
等のコマンドをセツトする。すると割込制御回路
５がマイクロプロセツサ１２へ起動割込みをかけ
る。マイクロプロセツサ１２は起動割込みを受け
ると、マスタコマンドレジスタ４の内容を確認
し、場合によつては補助制御データメモリ７の内
容も参照して指令された入出力動作を開始する。

スキヤン送信動作の場合には、スキヤン送信デ
ータメモリ８内のデータブロツクを、入出力制御
装置３に接続されるプロセスＩ／Ｏ２０、又は外
部機器に対してART１７及び送信インタフエー
ス１８を介して、定周期で送信する。PC１は一
旦起動割込みをかけ、入出力制御装置３がスキヤ
ン送信を開始した後は送信制御には一切関知せ
ず、スキヤン送信データメモリ１８に単に送信デ
ータを書き込むだけで、そのデータをプロセス
Ｉ／Ｏ２０等の外部機器へ送信する事が可能とな
る。

スキヤン受信時にはプロセスＩ／Ｏ２０が、定
周期で送信して来るデータのブロツクを、スキヤ
ン受信データメモリ９にストアする。PC１はこ
のデータを普通のメモリデータとして簡単に読み
出す事ができる。

以上の説明から明らかな様に、本発明の入出力
制御装置を使用する事によつて、PCはシリアル
入出力の為の制御を全く逃れる事が可能となり、
単に送受信データメモリのアクセスのみを行えば
よい事になり、その負担は大幅に軽減される。

次に割込み入出力動作について説明する。

割込み入出力とは、上記スキヤン入出力とは異
なり必要な時に、スキヤン周期とは全く無関係に
データの入出力を行う事である。

第１図のブロツク図を使用して割込み入出力モ
ードの動作について説明する。

PC１からプロセンＩ／Ｏ２０に対して割込み
送信を行いたい時、PC１は入出力制御装置３内
の割込み送信データメモリ１０内に送信したいデ
ータを書き込む。その後マスタコマンドレジスタ
４に割込み送信コマンドをセツトすると割込み制
御回路５がマイクロプロセツサ１２に割込みをか
けて実際の送信を行わせる。マイクロプロセツサ
１２はマスタコマンドレジスタ４内に割込み送信
コマンドを確認すると、割込み送信データメモリ
１０内のデータを割込み送信テキストに編集し
て、プロセスＩ／Ｏ２０へ送信する。この場合に
もしスキヤン送信が行われていたとしても、デー
タブロツクの送信の合間に割込み送信が行われる
ので、割込み送信データの送信までの待ち時間は
最小になるようにしている。

割込み受信については、プロセスＩ／Ｏ２０か
ら入出力制御装置３内の割込み受信データメモリ
１１に書き込みがあつた場合にこれを割込み受信
データと見做す。プロセスＩ／Ｏ２０との間で送
受信されるデータブロツクには各々データブロツ
クNo.がつけられている。したがつて入出力制御装
置３は、プロセスＩ／Ｏ２０からスキヤン送信さ
れているデータブロツクの中に割込み送信データ
ブロツクが含まれていたとしても、データブロツ
クNo.の違いからそれを容易に区別する事が可能で
あり、受信したデータを一旦受信データバツフア
１６にストアし、エラーチエツクをした後スキヤ
ン受信データメモリ９または割込受信データメモ
リ１１の各々の受信データメモリブロツクへ転送
する。この転送が終了した時点で入出力制御装置
３がスレーブコマンドレジスタ６に割込み受信が
あつた事を知らせるフラグをたてると、割込み制
御回路５がPC１に対して割込みをかけてそのデ
ータの処理を求めるのである。

以上に説明した様に、割込み入出力ではデータ
の伝送要求から実際の伝送までの時間が、スキヤ
ン入出力の場合と比較して短かい事と、PCに対
して処理の要求が出せる事から比較的高速の処理
が要求される用途に適した入出力制御装置が提供
できる。

(e) 変形例 以上まででスキヤン入出力動作と、割込み人出
力動作について説明したので、次に本発明の入出
力制御装置の他の実施例について説明する。

第２図において３０は本発明の入出力制御装置
であり、４１はプロセスＩ／Ｏ等の様にパラレル
データを取扱う機器をシリアル化する為のアダプ
タである。４２は上記アダプタ内のデータ処理を
行うマイクロプロセツサであり、４３はART、
４５は上記アダプタに接続されているプロセス
Ｉ／Ｏである。４６はプロセスＩ／Ｏ４５に接続
される周辺機器で、ここでは表示装置とキー入力
を併せ持つ装置を仮定している。

PC１は周辺機器４６の表示装置に表示したい
データを、入出力制御装置３０内のスキヤン送信
データメモリ３４内に書き込み、スキヤン送信を
開始させる。スキヤン送信が始まるとスキヤン送
信データメモリ３４内のデータの内容は定周期
で、周辺装置４６の表示装置上に表示される。
PC１は表示データを変更したい時、スキヤン送
信データメモリ３４の内容を単に書き替えればよ
い。これは普通のメモリサイクルであるから、普
通のプロセスコントローラの場合、このデータを
書き込むのに要する時間は１μsec程度である。
これに対してPCがARTを直接制御してデータの
送信を行う場合には、メモリからデータを取り出
し、送信用にフオーマツト変換を施し、ARTの
ステイタスをチエツクし、コマンド及びモードを
セツトした後、データをARTに送る、という手
順が必要であり普通100μsec程度の時間を要す
る。その上、このARTを割込みで制御すると仮
定すると、伝送レートが9600ボーの場合には約１
ｍsec毎にこの割込みの処理をしなければなら
ず、PCに対する負荷率はかなり大きいものにな
る。したがつて、この入出力管理を本発明の入出
力制御装置に任せてしまう事はPCの負荷を大幅
に減らす事になるのは言うまでもない。

それに加えて本発明の入出力制御装置は、割込
み入出力動作が可能であるので、本例の様にキー
入力を併せ持つ様な周辺装置をサポートする場合
に非常に有効である。本来キー入力の様なもの
は、いつキーが押されるか分らないものなので、
そのデータを常時スキヤン入力でPCへ送る事は
無意味である。しかし、一旦キー入力があつた場
合にはそのデータはできるだけ早く受け付けられ
ねばならない性質のものである。そこで本例の様
にキー入力からのデータは割込み受信によるもの
とすれば、キー入力があつた時のみそのデータを
PCへ素早く送信する事ができ、非常に都合が良
い。本例では周辺装置４６のキーが押されるとそ
のデータはプロセスＩ／Ｏ４５を介してマイクロ
プロセツサ４２に伝えられる。マイクロプロセツ
サ４２はこのデータを割込み送信で送る為に、デ
ータを送信テキストに編集する時に、スキヤン送
信テキストとは異なるデータブロツクNo.を付して
おく。このテキストはART４３、送受信インタ
フエース４４によつて、入出力制御装置３０へシ
リアル伝送される。入出力制御装置３０はこの受
信テキストが割込みデータである事を知り、割込
み受信データメモリ３５へストアすると共に、ス
レーブコマンドレジスタ３３に割込みデータを受
信した事を示すフラグをたてる。すると割込み制
御回路３２がPC１に割込みをかけて、その割込
み受信データに対する処理を要求する。

(f) 発明の効果 以上に説明した様に、本発明の入出力制御装置
によればPCとプロセスＩ／Ｏ間のデータ入出力
をシリアル伝送化する事により、多数の外線を省
略する事が可能である。またプロセスＩ／Ｏのリ
モート化、インタフエースの標準化も可能とな
る。そしてPCの行うデータの入出力管理を代行
してPCの負荷率を下げる事はもとより、スキヤ
ン入出力動作と割込み入出力動作の２種の入出力
動作が可能なので、大量のデータを常時周期的に
伝送する用途と、単発的にデータの伝送要求が発
生する用途が混在する場合に特に有効である。
又、複数の伝送チヤネルを設けて、PCを介さず
にプロセスＩ／Ｏ間のデータ伝送を行つたりする
用途にも適用可能とした人出力制御装置が提供で
きる。

【図面の簡単な説明】

第１図は本発明の入出力制御装置のブロツク
図、第２図は本発明の入出力制御装置の他の実施
例を示すブロツク図である。 １……プロセスコントローラ、２……プロセス
コントローラシステムバス、３，３０……入出力
制御装置、４，３１……マスタコマンドレジス
タ、５，３２……割込み制御回路、６，３３……
スレーブコマンドレジスタ、７……補助制御デー
タメモリ、８，３４……スキヤン送信データメモ
リ、９……スキヤン受信データメモリ、１０……
割込み送信データメモリ、１１，３５……割込み
受信データメモリ、１２，３７……マイクロプロ
セツサ、１３，３６……マイクロプロセツサシス
テムバス、１４……制御プログラムメモリ、１５
……データメモリ、１６……送受信データバツフ
ア、１７，３８，４３……ART、１８，３９…
…送受信インタフエース、１９，４０，４２……
シリアル伝送ライン、２０，４５……プロセス
Ｉ／Ｏ、４４……入出力インタフエース、４６…
…周辺装置。

Claims (1)

【特許請求の範囲】
1. １ プロセスコントローラとプロセス入出力装置
   の間に位置して両者間のデータ入出力をシリアル
   伝送する入出力制御装置に於て、前記プロセスコ
   ントローラから命令および動作モードを記憶する
   マスタコマンドレジスタと、前記プロセスコント
   ローラに対して前記入出力制御装置の動作中の情
   報を伝える為のスレーブコマンドレジスタと、前
   記プロセスコントローラが前記マスタコマンドレ
   ジスタにコマンドを書き込んだ時に、前記入出力
   制御装置に割り込みをかけ、また前記入出力制御
   装置が前記スレーブコマンドレジスタに情報およ
   びコマンドを書き込んだ時に、前記プロセスコン
   トローラに対して割り込みをかける為の割込み制
   御回路と、前記プロセスコントローラからの送信
   データのブロツクを周期的に前記プロセス入出力
   装置へ伝送する為のスキヤン送信データメモリ
   と、前記プロセス入出力装置からの送信データの
   ブロツクを前記プロセスコントローラへ渡す為の
   スキヤン受信データメモリと、前記プロセスコン
   トローラからデータの伝送要求が単発的に発生し
   た時に、前記プロセスコントローラから前記プロ
   セス入出力装置への送信データを前記入出力制御
   装置へ渡す為の割込送信データメモリと、前記プ
   ロセス入出力装置から単発的なデータ伝送の要求
   があつた時に、前記プロセス入出力装置からの受
   信データを前記入出力制御装置から前記プロセス
   コントローラへ渡す為の割込み受信データメモリ
   と、前記入出力制御装置の入出力動作を制御する
   為のマイクロプロセツサと、入出力データのシリ
   アル−パラレル変換を行う非同期式送受信器
   （ART）及び送受信インターフエース回路を具備
   して構成したことを特徴とする入出力制御装置。