JPS60140105U - 増設ベ−スのアドレス設定回路 - Google Patents
増設ベ−スのアドレス設定回路Info
- Publication number
- JPS60140105U JPS60140105U JP2486384U JP2486384U JPS60140105U JP S60140105 U JPS60140105 U JP S60140105U JP 2486384 U JP2486384 U JP 2486384U JP 2486384 U JP2486384 U JP 2486384U JP S60140105 U JPS60140105 U JP S60140105U
- Authority
- JP
- Japan
- Prior art keywords
- digit
- unit
- expansion base
- output
- output bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図Ａはプログラマブルコントローラのイン−□タフ
エースの見取り図、第１図Ｂは増設ベースを接続したイ
ンタフェースの上面図、第２図は本考案の一実施例の回
路図、第３図はデコーダ選択回 −−路の実施例
を示す回路図である。 ２−１．２−２・・曲増設ベース、３・・曲ユニッ ′
ト、６，６′・・・・・・アドレスバス、？、８．ＤＲ
Ｏ〜ＤＲ（Ｎ−１）・・曲デコーダ、９’、１１’・・
曲ユニット選択信萼、１０，１０’・・・・・・デコー
ダ選択回路、１１・・・・・−ＯＲ回路。
エースの見取り図、第１図Ｂは増設ベースを接続したイ
ンタフェースの上面図、第２図は本考案の一実施例の回
路図、第３図はデコーダ選択回 −−路の実施例
を示す回路図である。 ２−１．２−２・・曲増設ベース、３・・曲ユニッ ′
ト、６，６′・・・・・・アドレスバス、？、８．ＤＲ
Ｏ〜ＤＲ（Ｎ−１）・・曲デコーダ、９’、１１’・・
曲ユニット選択信萼、１０，１０’・・・・・・デコー
ダ選択回路、１１・・・・・−ＯＲ回路。
Claims (1)
- 【実用新案登録請求の範囲】 プログラマブルコントローラの入／出力インタフェース
のユニットのアドレス指定回路であつ″’ＣＩＯオ、Ｉ
ＪＤＩ誌’７ ）−ＰｊＪｆｌ（７）２Ｍ５１２ｍ。７
えクチを有する増設ベースのマザーボードに設置され、
。 アドレスバスの第１桁から第Ｍ桁までおよび第２桁から
第Ｍ＋１桁までのそれぞれＭ本の桁線群−に接続される
入力とおのおの２のＭ梁桁の並列出力を有し前記入力数
値に対応する出力ビットをア゛−クチイブにし他の出力
ビットをノンアクｔイブにする第１および第２のデコー
ダと、 −現在アドレス指定中のユニットの種類を示す特別な信
号を与えられることなく自動的にこのユニー ットに
対応するデコーダをイネーブルにし他のデコーダをデス
エーブルにする制御信号を発生する″；’２’、＠：毘
艷、ヵ。１．やよいああコネクタに１対１で接続される
ユニット選択線へ出力するＯＲ回路とから構成される巳
とを特徴とする増設ベースのアドレス指定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2486384U JPS60140105U (ja) | 1984-02-23 | 1984-02-23 | 増設ベ−スのアドレス設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2486384U JPS60140105U (ja) | 1984-02-23 | 1984-02-23 | 増設ベ−スのアドレス設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140105U true JPS60140105U (ja) | 1985-09-17 |
Family
ID=30519414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2486384U Pending JPS60140105U (ja) | 1984-02-23 | 1984-02-23 | 増設ベ−スのアドレス設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140105U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257803U (ja) * | 1985-09-30 | 1987-04-10 | ||
| JPS6257804U (ja) * | 1985-09-30 | 1987-04-10 |
-
1984
- 1984-02-23 JP JP2486384U patent/JPS60140105U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257803U (ja) * | 1985-09-30 | 1987-04-10 | ||
| JPS6257804U (ja) * | 1985-09-30 | 1987-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58199498A (ja) | メモリシステム | |
| JPS61622U (ja) | 電源制御回路 | |
| SU1062787A1 (ru) | Запоминающее устройство | |
| JPS60235296A (ja) | フラツシング制御装置 | |
| JPH01229320A (ja) | マイクロコンピュータ | |
| SU643878A1 (ru) | Устройство дл св зи запоминающего и арифметического устройств | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JPS6232818B2 (ja) | ||
| JPH0337219B2 (ja) | ||
| JPS60221843A (ja) | 判定装置 | |
| JPS61184655A (ja) | デ−タ転送方式 | |
| JPS6143791B2 (ja) | ||
| JPS58205971A (ja) | メモリアドレス指定装置 | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPH01133646U (ja) | ||
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPS63231660A (ja) | 入出力制御装置のアドレスデコ−ド方式 | |
| JPS6218696A (ja) | メモリ書込方式 | |
| JPS636896B2 (ja) | ||
| JPS60204033A (ja) | マイクロプログラム制御装置 | |
| JPS5810142U (ja) | 中央処理装置 | |
| JPH0283642A (ja) | メモリ制御方式 | |
| JPH03209544A (ja) | メモリ制御回路 | |
| JPH0185999U (ja) | ||
| JPH0430775B2 (ja) |