JPS6014357A - プログラムテスト方式 - Google Patents
プログラムテスト方式Info
- Publication number
- JPS6014357A JPS6014357A JP58121597A JP12159783A JPS6014357A JP S6014357 A JPS6014357 A JP S6014357A JP 58121597 A JP58121597 A JP 58121597A JP 12159783 A JP12159783 A JP 12159783A JP S6014357 A JPS6014357 A JP S6014357A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- program
- delay circuit
- time
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は非同期方式のマイクロプロセッサユニットを用
いた装置におけるプログラムのテスト方式に関する。
いた装置におけるプログラムのテスト方式に関する。
（従来技術）
近年、マイクロプロセッサユニット（以下ＭＰＵという
）を様々な機器に組込むようになったが、そのプログラ
ム中で割込み処理を多用することが多い。周知のように
割込み処理はＭＰＵの利用効率を高めるが、プログラム
を複雑にする。このため割込み処理を多用するプログラ
ムではデバッグが困難となり、特に規定時間内で一定の
処理を終了しなければならないプログラムでは大きな問
題となる。
）を様々な機器に組込むようになったが、そのプログラ
ム中で割込み処理を多用することが多い。周知のように
割込み処理はＭＰＵの利用効率を高めるが、プログラム
を複雑にする。このため割込み処理を多用するプログラ
ムではデバッグが困難となり、特に規定時間内で一定の
処理を終了しなければならないプログラムでは大きな問
題となる。
第１図は、前述のようなプログラムの一例として通信制
御の処理をフローチャートによって示したものである。
御の処理をフローチャートによって示したものである。
周知のように通信制御では通信制御装置（以下ＴＲＣ）
に書込み命令または読出し命令を送出してから規定時間
後にデータ送受が行なわれる。例えば通信速度； ４８
００ ｂｉｔ／ｓｅｅ、同期方式：文字同期、フレーム
長； ８ ｂ ｌｔ ｓ通信方式；半二重の場合である
と、前記規定時間は約１．．６ｍｓである。
に書込み命令または読出し命令を送出してから規定時間
後にデータ送受が行なわれる。例えば通信速度； ４８
００ ｂｉｔ／ｓｅｅ、同期方式：文字同期、フレーム
長； ８ ｂ ｌｔ ｓ通信方式；半二重の場合である
と、前記規定時間は約１．．６ｍｓである。
したがって、この例では約１．．６ｍｓの間、Ｍ１’Ｕ
は通信制御以外の処理を行なうことができる。通常ＭＰ
Ｈの利用効率を」二げるために、マスク制御によってＴ
ＲＣを有効としておいて妙・ら、別の処理を行なわせる
が、前記マスク制御を挿入し忘Ｊすると１、．６ｍｓ後
にＴＲＣが割込みをしようとしても受側けられず、この
結果受信時にはオーバランエラーを生じ、送信時にはつ
′ンダランエラーを生じる恐れがある。
は通信制御以外の処理を行なうことができる。通常ＭＰ
Ｈの利用効率を」二げるために、マスク制御によってＴ
ＲＣを有効としておいて妙・ら、別の処理を行なわせる
が、前記マスク制御を挿入し忘Ｊすると１、．６ｍｓ後
にＴＲＣが割込みをしようとしても受側けられず、この
結果受信時にはオーバランエラーを生じ、送信時にはつ
′ンダランエラーを生じる恐れがある。
とのＪ：うなプログラムミスを発見するため、多種多様
なテス）・を行なう訳であるが、もし前述の別の処理’
、（１，６ｍｓ内に完了１〜、処理■を実行してし寸う
とＴＲ，Ｃの割込みを受側けるてとが可能となるため、
往々にして）０ログラムミ″スを発見できないま１運用
に供され、−見正常に動作しているが時々エラーを生じ
るといった、原因の発見しにくい障害を引き起こすこと
がある。
なテス）・を行なう訳であるが、もし前述の別の処理’
、（１，６ｍｓ内に完了１〜、処理■を実行してし寸う
とＴＲ，Ｃの割込みを受側けるてとが可能となるため、
往々にして）０ログラムミ″スを発見できないま１運用
に供され、−見正常に動作しているが時々エラーを生じ
るといった、原因の発見しにくい障害を引き起こすこと
がある。
このような問題は、カセ、Ｉ・磁気テープ装置の書込み
読出し制御やプリンタの印字制御でも同じであり、一群
の処理がＪＪＬ定時間内に終了しなければならない他の
機構制御でも同様の問題を有している。これらの端末を
複数個、制御する場合には事態はさらに複’＜Ｋｌにな
り、いわゆる机上デバッグではこの種のプログラムミス
を短時間に発見できなくなってきており、解決が重重れ
ていた。
読出し制御やプリンタの印字制御でも同じであり、一群
の処理がＪＪＬ定時間内に終了しなければならない他の
機構制御でも同様の問題を有している。これらの端末を
複数個、制御する場合には事態はさらに複’＜Ｋｌにな
り、いわゆる机上デバッグではこの種のプログラムミス
を短時間に発見できなくなってきており、解決が重重れ
ていた。
（発明の目的）
本発明の目的は処理装置のハードウェアおよびソフトフ
ェアを変更することなく、割込みを多用するプロゲラｌ
、の・之グを効率良く検出するゾログラノ、テスト方式
を提供することにある。
ェアを変更することなく、割込みを多用するプロゲラｌ
、の・之グを効率良く検出するゾログラノ、テスト方式
を提供することにある。
（発明の構成）
前記目的を達成するため、本発明ではマイクロプロセツ
サの応答信号入力端子と被アクセス装置の応答信号７：
ｆｘｊ力端子との間にランダム遅延回路を挿入し、マイ
クロプロセッサの処理速度全ランダムな時間低下するこ
とによって割込みの生じるプログラムステップ位置を変
更しテストするよう如したものである。
サの応答信号入力端子と被アクセス装置の応答信号７：
ｆｘｊ力端子との間にランダム遅延回路を挿入し、マイ
クロプロセッサの処理速度全ランダムな時間低下するこ
とによって割込みの生じるプログラムステップ位置を変
更しテストするよう如したものである。
（実施例）
第２図は本発明の一実施例を示すブロック図である。同
図において、１は書込み命令および読出し命令の実行か
らデータ送受壕での時間が一定でない、いわゆる非同期
方式ＭＰＵであり、リード信号、ライト信号等を出力す
る制御出力端子と、割込み信号、応答信号を入力する制
御入力端子とアドレス信号を入出力するアドレス信号端
子と、データ信号を入出力するデータ信号端子を備えて
いる。２はＭＰＵ １と外部通信装置間のデータ送受を
行なうＴＲＣｌ３はＴＲＣ２から出力された応答信号を
ランダムに選択された遅延時間でもって遅延し出力する
ランダム遅延回路であり、このランダム遅延回路３はラ
ンダムな値を１」１力するランダムデータ作成部４と、
ランダムデータ作成部４の出力に応じて遅延時間を変え
る可変遅延回路５とから成る。６ばＭＰＵ １の制御プ
ログラムを格納したリード・オンリ・メモリおよびラン
ダム・アクセス・メモリ（以下ＭＥＭという）である。
図において、１は書込み命令および読出し命令の実行か
らデータ送受壕での時間が一定でない、いわゆる非同期
方式ＭＰＵであり、リード信号、ライト信号等を出力す
る制御出力端子と、割込み信号、応答信号を入力する制
御入力端子とアドレス信号を入出力するアドレス信号端
子と、データ信号を入出力するデータ信号端子を備えて
いる。２はＭＰＵ １と外部通信装置間のデータ送受を
行なうＴＲＣｌ３はＴＲＣ２から出力された応答信号を
ランダムに選択された遅延時間でもって遅延し出力する
ランダム遅延回路であり、このランダム遅延回路３はラ
ンダムな値を１」１力するランダムデータ作成部４と、
ランダムデータ作成部４の出力に応じて遅延時間を変え
る可変遅延回路５とから成る。６ばＭＰＵ １の制御プ
ログラムを格納したリード・オンリ・メモリおよびラン
ダム・アクセス・メモリ（以下ＭＥＭという）である。
またＭＰＵ １、ＴＲＣ２Ｌ−よびＭＥＭ ６ｒｒＪ：
制御信号、アドレス信号、データ信号を送受するため、
信号線によって相互に接続されている。７はＴＲＣ２，
１３−よびＭＥＭ ６からの応答信号の論理和を出力す
るオア回路であり、（５） ＩＣにＪ：るゲート回路や、ワイヤードオア接続によっ
て実現される。
制御信号、アドレス信号、データ信号を送受するため、
信号線によって相互に接続されている。７はＴＲＣ２，
１３−よびＭＥＭ ６からの応答信号の論理和を出力す
るオア回路であり、（５） ＩＣにＪ：るゲート回路や、ワイヤードオア接続によっ
て実現される。
前記構成の実施例は次のように動作する。
１ずＭＰＵ １はＭＥＭ ｔ；から制御プログラムを読
出すべ（、ＭＥＭ ６に対してハイレベルのリード信号
を出力する。耶Ｍ６はこのリード信号を受け、このとき
指定されているアドレスのデータを送り出しながら・・
イレベルの応答信号を出力する。ランダム遅延回路３は
この応答信号をオア回路７を介して受取り、所定時間遅
延してＭＰＵ ７に出力する。
出すべ（、ＭＥＭ ６に対してハイレベルのリード信号
を出力する。耶Ｍ６はこのリード信号を受け、このとき
指定されているアドレスのデータを送り出しながら・・
イレベルの応答信号を出力する。ランダム遅延回路３は
この応答信号をオア回路７を介して受取り、所定時間遅
延してＭＰＵ ７に出力する。
ＭＰＵ Ｉは応答信号を受けて前記リード信号の出力を
停止する（すなわちロウレベルだする）。ＭＥＭ６はリ
ード信号の出力停止によって応答信号の出力を停止する
（すなわちロウレベルにする）。したがってＭＰＵ １
がＭＥＭ ６から制御プログラムを読出す速度はランダ
ム遅延回路３が無い場合に比べて所定時間遅くなる。
停止する（すなわちロウレベルだする）。ＭＥＭ６はリ
ード信号の出力停止によって応答信号の出力を停止する
（すなわちロウレベルにする）。したがってＭＰＵ １
がＭＥＭ ６から制御プログラムを読出す速度はランダ
ム遅延回路３が無い場合に比べて所定時間遅くなる。
同様にＭＰＵ １がＴＲＣ２に対して読出し命令あるい
は書込み命令を出力した場合にも、ＴＲＣ２からの応答
信号がｔ１時間遅延されて、ＭＰＵＩに入力（６） される。
は書込み命令を出力した場合にも、ＴＲＣ２からの応答
信号がｔ１時間遅延されて、ＭＰＵＩに入力（６） される。
したがってＭＰＴ、Ｔ ７の処理；上席が全体的に低下
していることになり、同じステップ数のプログラムを実
行しＪ：・）とすると所要時間が噌す。
していることになり、同じステップ数のプログラムを実
行しＪ：・）とすると所要時間が噌す。
これを第１図に示したフローチｖ−１・によって説明す
ると、処理■、■、■等の個々の処理時間のみならず処
理■と処理０間の所要時間が延びることになる。したが
ってランダム遅延回路３の遅延時間が長ければＭＰＵ
ＪがＴＲＣ２に対してリード信号またによライト信−じ
を出力してから約１．６ｍｓ後にＴＲＣ２から割込み信
号が出力されたときに、処理■が１だ実行されていない
状態となって、この割込みが受付けられず、オーバラン
エラーやアンダランエラーを生ずる。
ると、処理■、■、■等の個々の処理時間のみならず処
理■と処理０間の所要時間が延びることになる。したが
ってランダム遅延回路３の遅延時間が長ければＭＰＵ
ＪがＴＲＣ２に対してリード信号またによライト信−じ
を出力してから約１．６ｍｓ後にＴＲＣ２から割込み信
号が出力されたときに、処理■が１だ実行されていない
状態となって、この割込みが受付けられず、オーバラン
エラーやアンダランエラーを生ずる。
これに対して、もし処理■の直前または直後に処理■を
実行するプログラノ、であれば、前記遅延時間を極端に
長く（例えば４００μｓ以上）でもしない限りＭＰＵ
７はＴＲＣ２からの割込みを受付けることができる。
実行するプログラノ、であれば、前記遅延時間を極端に
長く（例えば４００μｓ以上）でもしない限りＭＰＵ
７はＴＲＣ２からの割込みを受付けることができる。
またランダム遅延回路３は個々の応答信号に対し７てそ
れぞれランダムな遅延時間を考えるので、テスＩ−金繰
り返すことにより自動的に各種のタイミングでデバッグ
を行なうことができる。これにより、プ゛バッグ時間を
大幅に短縮できる。
れぞれランダムな遅延時間を考えるので、テスＩ−金繰
り返すことにより自動的に各種のタイミングでデバッグ
を行なうことができる。これにより、プ゛バッグ時間を
大幅に短縮できる。
第３図はランダム遅延回路の具体例を示すブロック図で
あり、８ば０から１５の計数範囲で計数ヲ＜す返ず第１
カウンタ、９け第１カウンタ７の出力である計数値がと
り得る範囲を設定する設定部、１０はＲＤＹｒＮ信号が
低レベルのときに設定部９の出力値をロードしＲＤＹＴ
Ｎ信号が高レベルになると計数を始め、この計数値が］
５になるとギヤリアウド信号を出力する第２カウンタ、
１１は１１ＤＹＩＮ信号によってリセットされ第２カウ
ンク１０のキャリアウド信号によってセ、 ｌ−される
ノリツブフロップ回路である。
あり、８ば０から１５の計数範囲で計数ヲ＜す返ず第１
カウンタ、９け第１カウンタ７の出力である計数値がと
り得る範囲を設定する設定部、１０はＲＤＹｒＮ信号が
低レベルのときに設定部９の出力値をロードしＲＤＹＴ
Ｎ信号が高レベルになると計数を始め、この計数値が］
５になるとギヤリアウド信号を出力する第２カウンタ、
１１は１１ＤＹＩＮ信号によってリセットされ第２カウ
ンク１０のキャリアウド信号によってセ、 ｌ−される
ノリツブフロップ回路である。
このランダム遅延回路は次のように動作する。
まず第】カウンタ８はクロックにＪ：って計数値を噌し
、１５寸で計数すると、次にキャリアウド信号を出力し
てリセットし、再び０から計数する動作をくり返してい
る。設定部９は任意の信号線を論理”］”寸たは′０″
に設定することにより前記第】カウンタ８の計数範囲を
限定して出力するものであり、遅延時間の範囲を設定す
ることに々る。
、１５寸で計数すると、次にキャリアウド信号を出力し
てリセットし、再び０から計数する動作をくり返してい
る。設定部９は任意の信号線を論理”］”寸たは′０″
に設定することにより前記第】カウンタ８の計数範囲を
限定して出力するものであり、遅延時間の範囲を設定す
ることに々る。
さて、い’！！ ＲＤＹＩＮ信号が低レベルの間はフリ
ップフロップ回路１０がリセットされると共に第２カウ
ンタ１０ｉｌ−ｊ設定部９の出力値をロードしたｉｔで
ある。次１ｃ ＲＤＹＩＮ信号が高レベルになると前記
第２カウンタ１０はロードされた計数値から計数を増し
、この計数値が１５になるとキャリアウド信号を出力す
る。このギヤリアウド信号によってノリツブフロップ回
路１１はセットされる。したがってＲＤＹ Ｊ Ｎ信−
弓が高レベルになってから所定時間遅延してフリップフ
ロップ回路１０が高レベルになる。
ップフロップ回路１０がリセットされると共に第２カウ
ンタ１０ｉｌ−ｊ設定部９の出力値をロードしたｉｔで
ある。次１ｃ ＲＤＹＩＮ信号が高レベルになると前記
第２カウンタ１０はロードされた計数値から計数を増し
、この計数値が１５になるとキャリアウド信号を出力す
る。このギヤリアウド信号によってノリツブフロップ回
路１１はセットされる。したがってＲＤＹ Ｊ Ｎ信−
弓が高レベルになってから所定時間遅延してフリップフ
ロップ回路１０が高レベルになる。
前述の動作ばＲＤＹ Ｉ Ｎ信号がくるごとに繰シ返さ
れるが第２カウンタ１θにロードされる値はランダムに
変化する。したがって遅延時間がランダムに変化し、そ
の範囲は第２カウンタｌθにロードされる値の」＝限と
下限にＪ：って決まる。設定部９の設定を変えれば前記
第２カウンタ１０にロード（９） される値の上限と下限を変えることができる。
れるが第２カウンタ１θにロードされる値はランダムに
変化する。したがって遅延時間がランダムに変化し、そ
の範囲は第２カウンタｌθにロードされる値の」＝限と
下限にＪ：って決まる。設定部９の設定を変えれば前記
第２カウンタ１０にロード（９） される値の上限と下限を変えることができる。
第４図および第５図は従来のものと実施例との動作の差
異を示すためのタイムチャートであり、第４図に示す従
来のものではＭＰＵ １からリード／ライト信号が有効
になってからり。時間後にＲＤＹ信号がＭＰＵ Ｉへ返
されリード／ライト信号が無効となり、ＲＤＹ信号が無
効となるの洗対して、実施例ではリード／ライト信号が
有効になってから鬼、。時間後にＲＤＹ Ｉ Ｎ信号が
ランダム遅延回路３へ返され、ここで遅延されてＲＤＹ
ＯＵＴ 信号がＭＰＵ １へ返され、リード／ライト信
号が無効となり、 ＲＤＹＩＮ信号が無効となり、ＲＤ
ＹＯＵＴ 信号が無効となることを示している。
異を示すためのタイムチャートであり、第４図に示す従
来のものではＭＰＵ １からリード／ライト信号が有効
になってからり。時間後にＲＤＹ信号がＭＰＵ Ｉへ返
されリード／ライト信号が無効となり、ＲＤＹ信号が無
効となるの洗対して、実施例ではリード／ライト信号が
有効になってから鬼、。時間後にＲＤＹ Ｉ Ｎ信号が
ランダム遅延回路３へ返され、ここで遅延されてＲＤＹ
ＯＵＴ 信号がＭＰＵ １へ返され、リード／ライト信
号が無効となり、 ＲＤＹＩＮ信号が無効となり、ＲＤ
ＹＯＵＴ 信号が無効となることを示している。
（発明の効果）
以上説明したように本発明によれば、筒中な回路によっ
て非同期方式のＭＰＵの見掛は上の処理速度を種々に変
更するので、割り込みを多用するプログラムのデバッグ
を迅速かつもれなく行なえる利点がある。
て非同期方式のＭＰＵの見掛は上の処理速度を種々に変
更するので、割り込みを多用するプログラムのデバッグ
を迅速かつもれなく行なえる利点がある。
なお、本発明によれば応答信号入力端子を常時（１０）
オン状態にて使用する方式においても、デ゛バッグ時や
テスト時に限シ本信号を乱数的にオン／オフすることに
より、同様の効果が生じることは、容易に推察できる。
テスト時に限シ本信号を乱数的にオン／オフすることに
より、同様の効果が生じることは、容易に推察できる。
第１図はプログラム例を示すフローチャー１・、第２図
は本発明の一実Ｍｌｉ例を示すブロック図、第３図はラ
ンダム遅延回路のブロック図、第４図は従来例の動作を
示すタイムチャート、第５図は本発明の動作を示すタイ
ムチャートである。 １・・・ＭＰＵ、２・・・ＴＲＣ，３・・・ランダム遅
延回路、４・・・ランダムデータ作成部、５・・・可変
遅延回路、６・・・ＲＯＭ、７・・オア回路。 特許出願人 沖電気Ｔ業株式会社 第１図 （１１〕 第２図 第３図 第４図 第５図
は本発明の一実Ｍｌｉ例を示すブロック図、第３図はラ
ンダム遅延回路のブロック図、第４図は従来例の動作を
示すタイムチャート、第５図は本発明の動作を示すタイ
ムチャートである。 １・・・ＭＰＵ、２・・・ＴＲＣ，３・・・ランダム遅
延回路、４・・・ランダムデータ作成部、５・・・可変
遅延回路、６・・・ＲＯＭ、７・・オア回路。 特許出願人 沖電気Ｔ業株式会社 第１図 （１１〕 第２図 第３図 第４図 第５図
Claims (1)
- 応答信号入力端子を備えたマイクロプロセッサを用い、
割込みに応じて複数のジョブを処理し、かつ少なくとも
一つのジョブが規定時間内に処理を完了することを必要
とする割込み処理プログラムラ含むプログラムをテスト
するプログラムテスト方式において、マイクロプロセッ
サの応答信号入力端子と被アクセス装置の応答信号出力
端子との間にランダム遅延回路を挿入し、マイクロプロ
セッサの処理速度をランダムな時間低下させることによ
って割込みの生じるプログラムステップ位置を変更しテ
ストすることを特徴とするプログラムテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121597A JPS6014357A (ja) | 1983-07-06 | 1983-07-06 | プログラムテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121597A JPS6014357A (ja) | 1983-07-06 | 1983-07-06 | プログラムテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014357A true JPS6014357A (ja) | 1985-01-24 |
Family
ID=14815190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121597A Pending JPS6014357A (ja) | 1983-07-06 | 1983-07-06 | プログラムテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014357A (ja) |
-
1983
- 1983-07-06 JP JP58121597A patent/JPS6014357A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| US7089170B2 (en) | System and method for testing an embedded microprocessor system containing physical and/or simulated hardware | |
| US4759019A (en) | Programmable fault injection tool | |
| US4402081A (en) | Semiconductor memory test pattern generating apparatus | |
| US5525971A (en) | Integrated circuit | |
| US5446741A (en) | Fast memory power-on diagnostics using DMA | |
| EP0127440B1 (en) | Integrated circuit device incorporating a data processing unit and a rom storing applications program therein | |
| US4630041A (en) | Enhanced reliability interrupt control apparatus | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| CN113076227A (zh) | Mcu验证方法、系统和终端设备 | |
| JPS6052468B2 (ja) | Ｄｍａバス負荷可変装置 | |
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| US5758059A (en) | In-circuit emulator in which abrupt and deferred arming and disarming of several events on a microprocessor chip are controlled using a single-input pin | |
| JPH03290751A (ja) | マイクロコンピュータ周辺機器制御器 | |
| JPS6037998B2 (ja) | 半導体記憶装置 | |
| GB2443541A (en) | Serializer/De-serializer bus and controller for a ASIC with a method for testing the ASIC. | |
| JP2770743B2 (ja) | ウエイト制御方式 | |
| JP2684663B2 (ja) | マイクロプログラム制御回路 | |
| JPS60132218A (ja) | マイクロコンピユ−タ | |
| JPS62152045A (ja) | プログラマブルコントロ−ラ | |
| SU1377784A1 (ru) | Устройство функционального контрол логических блоков | |
| JPS6230453B2 (ja) | ||
| JP2675081B2 (ja) | 演算処理方式 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPH03175541A (ja) | 連続トレース方式 |