JPS60143626A - イメ−ジセンサの製造方法 - Google Patents
イメ−ジセンサの製造方法Info
- Publication number
- JPS60143626A JPS60143626A JP58248443A JP24844383A JPS60143626A JP S60143626 A JPS60143626 A JP S60143626A JP 58248443 A JP58248443 A JP 58248443A JP 24844383 A JP24844383 A JP 24844383A JP S60143626 A JPS60143626 A JP S60143626A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- gas
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はアモルファス・シリコンを感光素子として用い
るイメージセンサの製造方法、特にイメージセンサを構
成するショットキ接合型フォトダイオードの電極を清浄
に保つための方法に関する。
るイメージセンサの製造方法、特にイメージセンサを構
成するショットキ接合型フォトダイオードの電極を清浄
に保つための方法に関する。
（２）技術の背景
光通信において光信号を電気信号に変換するために、ダ
イオードが多数並んだ構成のイメージセンサが用いられ
、かかるダイオードはショットキ電極と半導体からなる
ショットキ接合型フォトダイオードである。
イオードが多数並んだ構成のイメージセンサが用いられ
、かかるダイオードはショットキ電極と半導体からなる
ショットキ接合型フォトダイオードである。
（３）従来技術と問題点
従来、ショットキ接合型フォトダイオードを用いたイメ
ージセンサの製造は、ショットキ電極をフォトレジスト
によりパターニングし、レジストを除去した後アモルフ
ァス・シリコン膜形成装置にセットし膜形成を行うこと
によってなされた。
ージセンサの製造は、ショットキ電極をフォトレジスト
によりパターニングし、レジストを除去した後アモルフ
ァス・シリコン膜形成装置にセットし膜形成を行うこと
によってなされた。
（２）
しかし、この場合にレジスト除去した清浄な電極表面が
大気中にさらされるため、表面に大気中の不純物（水分
、炭素、有機物など）が付着しやすく、ショットキ接合
の電気特性のバラツキや不良の原因となっていた。
大気中にさらされるため、表面に大気中の不純物（水分
、炭素、有機物など）が付着しやすく、ショットキ接合
の電気特性のバラツキや不良の原因となっていた。
（４）発明の目的
本発明は上記従来の問題点に鑑み、シロソトキ接合型フ
ォ１〜ダイオードの製造において界面特性の良好な安定
したタイオート特性をもったショットキ電極の形成方法
を提供することを目的とする。
ォ１〜ダイオードの製造において界面特性の良好な安定
したタイオート特性をもったショットキ電極の形成方法
を提供することを目的とする。
（５）発明の構成
そしてごの目的は本発明によれば、アモルファス・シリ
コンを感光素イとして用いるイメージセンサの製造にお
いて、電極パターン形成後真空装置内で酸素を含むガス
プラズマエツチングにより電極パターン形成に用いたフ
ォｉ−レジストを除去する工程、および同一真空装置内
で真空を破ることなくモノシランまたはジシランガスプ
ラズマによりアモルファス・シリ：１ン膜を形成する工
程を含むことを特徴とするイメージセンサの製造方法（
３） と、アモルファス・シリコンを感光素子として用いるイ
メージセンサの製造において、電極パターン形成後真空
装置内で酸素を含むガスプラズマエツチングにより電極
パターン形成に用いたフォトレジスＩ・を除去する工程
、および同一真空装置内で真空を破ることなくモノシラ
ンまたはジシランと酸素を含有するガスを用いるプラズ
マにより二酸化シリコン膜を形成する工程を含むことを
特徴とするイメージセンサの製造方法とを提供すること
によって達成される。
コンを感光素イとして用いるイメージセンサの製造にお
いて、電極パターン形成後真空装置内で酸素を含むガス
プラズマエツチングにより電極パターン形成に用いたフ
ォｉ−レジストを除去する工程、および同一真空装置内
で真空を破ることなくモノシランまたはジシランガスプ
ラズマによりアモルファス・シリ：１ン膜を形成する工
程を含むことを特徴とするイメージセンサの製造方法（
３） と、アモルファス・シリコンを感光素子として用いるイ
メージセンサの製造において、電極パターン形成後真空
装置内で酸素を含むガスプラズマエツチングにより電極
パターン形成に用いたフォトレジスＩ・を除去する工程
、および同一真空装置内で真空を破ることなくモノシラ
ンまたはジシランと酸素を含有するガスを用いるプラズ
マにより二酸化シリコン膜を形成する工程を含むことを
特徴とするイメージセンサの製造方法とを提供すること
によって達成される。
（６）発明の実施例
以下本発明実施例を図面によって詳説する。
本発明においては、アモルファス・シリコン膜の形成と
ショットキ電極の形成の際に用いたフォト１／シストの
除去とを同一装置内で行う方法を提供する。かかる装置
は第１図に断面で示され、同図において、Ｊば反応炉を
構成するチャンバ、２ａと２ｂとは平行に配列された」
二部電極と下部電極、３ば下部電極２ｈ上に載置された
試料、４ａ、 ４ｂ、 ４ｃは反応ガスの導入孔、５ば
図示しない真空ポンプ（４） に導く排気孔、６はｇ＋；周波電源を示す。次に第２図
を参ｊ１．ｑ Ｌ、て本発明の方法を実施ずろ一■−程
を説明する。
ショットキ電極の形成の際に用いたフォト１／シストの
除去とを同一装置内で行う方法を提供する。かかる装置
は第１図に断面で示され、同図において、Ｊば反応炉を
構成するチャンバ、２ａと２ｂとは平行に配列された」
二部電極と下部電極、３ば下部電極２ｈ上に載置された
試料、４ａ、 ４ｂ、 ４ｃは反応ガスの導入孔、５ば
図示しない真空ポンプ（４） に導く排気孔、６はｇ＋；周波電源を示す。次に第２図
を参ｊ１．ｑ Ｌ、て本発明の方法を実施ずろ一■−程
を説明する。
第２図（ａ）ニ
ガラス基板ＩＬヒに透明導電膜＋２ （１ｎｚｏ３．５
ｎ０２＋ＩＴＯ（インジウム・鉗オキサイド）など）を
スパッタによって全面イ（１着し、引続き全面にフォト
レジス日椰（以下レジスト欣という）を塗布形成し、そ
れを電極パターンに対応してパターニングし、マスクと
して用いるレジストパターン１３を作る。
ｎ０２＋ＩＴＯ（インジウム・鉗オキサイド）など）を
スパッタによって全面イ（１着し、引続き全面にフォト
レジス日椰（以下レジスト欣という）を塗布形成し、そ
れを電極パターンに対応してパターニングし、マスクと
して用いるレジストパターン１３を作る。
第１図に示ず試料３ばかかるガラス基板である。
第２図（ｂ）：
次いでチャンバ１の４二部電極２ａと一ト部電極２ｂの
間でグロー放電を行い、ＣＩ”ｐ２１’ｚ （）１：Ｉ
ン１２と呼称される反応ガス）を例えばガス導入（Ｌ４
ａから導入し７、レジストパターン１３をマスクにＵ７
て透明導電膜１２をエツチングし、電極＋２ａを形成す
る。
間でグロー放電を行い、ＣＩ”ｐ２１’ｚ （）１：Ｉ
ン１２と呼称される反応ガス）を例えばガス導入（Ｌ４
ａから導入し７、レジストパターン１３をマスクにＵ７
て透明導電膜１２をエツチングし、電極＋２ａを形成す
る。
第２図（Ｃ）：
引続き同一チャンバ１内で、導入孔４ａを閉じ、導入孔
４ｈかり酸素（０：？ ）ガスを導入し、グロー（５） 放電によるプラズマエツチングでレジストパターン１３
を除去する。そのとき透明導電１嘆で作った電極１２ａ
の表面は清浄な状態にある。
４ｈかり酸素（０：？ ）ガスを導入し、グロー（５） 放電によるプラズマエツチングでレジストパターン１３
を除去する。そのとき透明導電１嘆で作った電極１２ａ
の表面は清浄な状態にある。
第２図（ｄ）ニ
レジストパターン１３が除去されると、導入孔４ｂを閉
じ、次いでモノシラン（５ｉｌ１１ ）ガスを導入孔４
ｃから導入し、グロー放電を行い電極１２ａを含む全面
にアモルファス・シリコン（ａ−３ｔ）を堆積し、ａ−
５ｉ膜１４を形成する。
じ、次いでモノシラン（５ｉｌ１１ ）ガスを導入孔４
ｃから導入し、グロー放電を行い電極１２ａを含む全面
にアモルファス・シリコン（ａ−３ｔ）を堆積し、ａ−
５ｉ膜１４を形成する。
以上第２図（ｂｌからｆｄｌまでを参照して説明した工
程は、チャンバ１内でその真空度を破ることなく行われ
るので、電極１２ａの表面は大気にさらされることなく
、レジストパターン１３がエツチング除去された後の清
浄な状態に保たれる。
程は、チャンバ１内でその真空度を破ることなく行われ
るので、電極１２ａの表面は大気にさらされることなく
、レジストパターン１３がエツチング除去された後の清
浄な状態に保たれる。
第２図（ｅ）；
次いでａ−５ｉｌＥｔ’１４をパターニングし、例えば
アルミニウム（八β）でに１部電極１５を形成すると、
図に示す如きダイオードが形成される。このダイオード
は、電極１２ａの表面が清浄であるので安定した特性を
示す。
アルミニウム（八β）でに１部電極１５を形成すると、
図に示す如きダイオードが形成される。このダイオード
は、電極１２ａの表面が清浄であるので安定した特性を
示す。
（６）
本願のもう１つの発明は、前記問題点を解決するために
、二酸化シリコン（５ｉＯ２） ｌＫ’形成と、レジス
ト除去を同一装置で行うことを特徴とする方法に関する
ものであり、それによって昇面特性の良好な安定したダ
イオード特性が得られるものである。
、二酸化シリコン（５ｉＯ２） ｌＫ’形成と、レジス
ト除去を同一装置で行うことを特徴とする方法に関する
ものであり、それによって昇面特性の良好な安定したダ
イオード特性が得られるものである。
そのためには、第２図（ａ＋から（Ｃ１までを参照して
説明した工程を終えた後に、第３図（８１に示される如
く （なお第３図において第２図に示した部分と同じ部
分は同一符号を付して表示する）、 ５ｉ）Ｉｎと酸化
二窒素（Ｎ２０）の混合ガスを導入し、グロー放電を行
い電極１２ａを含む全面に５ｉ０２を堆積して５ｉｎ２
１１ＷＩ６を形成する。なお、電極１２ａは透明専電膜
以外の全屈であってもよい。
説明した工程を終えた後に、第３図（８１に示される如
く （なお第３図において第２図に示した部分と同じ部
分は同一符号を付して表示する）、 ５ｉ）Ｉｎと酸化
二窒素（Ｎ２０）の混合ガスを導入し、グロー放電を行
い電極１２ａを含む全面に５ｉ０２を堆積して５ｉｎ２
１１ＷＩ６を形成する。なお、電極１２ａは透明専電膜
以外の全屈であってもよい。
次いで５ｉ０２１模１６を第３図（ｂｌに示される如く
バクーニンクし、アモルファス・シリコン膜１７を図示
の如く形成してイメージセンサ−を作ると、電極１２ａ
の表面は大気にさらされることがなかったので清浄に保
たれ、安定した特性が得られる。
バクーニンクし、アモルファス・シリコン膜１７を図示
の如く形成してイメージセンサ−を作ると、電極１２ａ
の表面は大気にさらされることがなかったので清浄に保
たれ、安定した特性が得られる。
５ｉ０２膜１６は電極１２ａの表面を大気にさらさな（
７） い（！１ＩＩＪきをするだけでなく、第３図ｆｂｌに示
される如く装置の他の部分に下部配線層１８が設けられ
ているとき、下部配線層１８と５ｉ０２膜１６の上に形
成される上部配線層１９とを絶縁する層間絶縁膜ともな
る。
７） い（！１ＩＩＪきをするだけでなく、第３図ｆｂｌに示
される如く装置の他の部分に下部配線層１８が設けられ
ているとき、下部配線層１８と５ｉ０２膜１６の上に形
成される上部配線層１９とを絶縁する層間絶縁膜ともな
る。
（７）発明の効果
以」−詳細に説明した如く本発明によれば、フォトレジ
スト除去後の電極表面が大気にさらされることがないの
でより清浄な界面が得られ、ダイオードの電気特性を向
上させるに効果大である。
スト除去後の電極表面が大気にさらされることがないの
でより清浄な界面が得られ、ダイオードの電気特性を向
上させるに効果大である。
第１図は本発明を実施するための装置の断面図、第２図
と第３図は本発明を実施する工程におけるイメージセン
サ−要部の断面図である。 １１−ガラス基板、１２−透明導電膜、１２ａ−一電極
、１３− レジストパターン、１４−−ａ−５ｉ膜、１
５−上部電極、１６−５ｉＯ２ＰＪ、１７−ａ−５ｔ膜
、１８−下部配線層、１９−上部配線層 （８） Ｄ Ｏ℃
と第３図は本発明を実施する工程におけるイメージセン
サ−要部の断面図である。 １１−ガラス基板、１２−透明導電膜、１２ａ−一電極
、１３− レジストパターン、１４−−ａ−５ｉ膜、１
５−上部電極、１６−５ｉＯ２ＰＪ、１７−ａ−５ｔ膜
、１８−下部配線層、１９−上部配線層 （８） Ｄ Ｏ℃
Claims (2)
- （１）アモルファス・シリコンを感光素子として用いる
イメージセンサの製造において、電極パターン形成後真
空装置内で酸素を含むガスプラズマエツチングにより電
極パターン形成に用いたフォトレジストを除去する工程
、および同一真空装置内で真空を破ることなくモノシラ
ンガスまたはジシランガスプラズマによりアモルファス
・シリコン膜を形成する工程を含むことを特徴とするイ
メージセンサの製造方法。 - （２）アモルファス・シリコンを感光素子として用いる
イメージセンサの製造において、電極パターン形成後真
空装置内で酸素を含むガスプラズマエツチングにより電
極パターン形成に用いたフォトレジストを除去する工程
、および同一真空装置内で真空を破ることなくモノシラ
ンまたはジシランと酸素を含有するガスを用いるプラズ
マにより二（１） 酸化シリコン膜を形成する工程を含むことを特徴とする
イメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58248443A JPS60143626A (ja) | 1983-12-29 | 1983-12-29 | イメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58248443A JPS60143626A (ja) | 1983-12-29 | 1983-12-29 | イメ−ジセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143626A true JPS60143626A (ja) | 1985-07-29 |
Family
ID=17178199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58248443A Pending JPS60143626A (ja) | 1983-12-29 | 1983-12-29 | イメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201970A (ja) * | 1988-02-08 | 1989-08-14 | Fujitsu Ltd | イメージセンサ |
-
1983
- 1983-12-29 JP JP58248443A patent/JPS60143626A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201970A (ja) * | 1988-02-08 | 1989-08-14 | Fujitsu Ltd | イメージセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN101894807A (zh) | Tft-lcd阵列基板及其制造方法 | |
| JPH0887033A (ja) | アクティブマトリクス表示装置の製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS6430272A (en) | Thin film transistor | |
| CN108198819B (zh) | 一种阵列基板及其制备方法 | |
| JPS60143626A (ja) | イメ−ジセンサの製造方法 | |
| CN112635495A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH069246B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0222874A (ja) | 薄膜素子の製造方法 | |
| JP2739582B2 (ja) | 電気光学装置の製造方法 | |
| TW488024B (en) | Metal contact structure for thin film transistor of liquid crystal display and the manufacturing method thereof | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS5976480A (ja) | アモルフアスシリコン太陽電池 | |
| JPH053319A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS62132373A (ja) | 半導体装置の製造方法 | |
| JPH0664947B2 (ja) | 透明電極の製造方法 | |
| KR100361525B1 (ko) | 반도체기판형성방법 | |
| JP2646614B2 (ja) | 半導体装置の製造方法 | |
| JP2692678B2 (ja) | 半導体装置の製造方法 | |
| JPH0228975A (ja) | イメージセンサの製造方法 |