JPS6014362A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPS6014362A JPS6014362A JP58121364A JP12136483A JPS6014362A JP S6014362 A JPS6014362 A JP S6014362A JP 58121364 A JP58121364 A JP 58121364A JP 12136483 A JP12136483 A JP 12136483A JP S6014362 A JPS6014362 A JP S6014362A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- circuit
- read
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば自動車のエンジン制御装置Ｐ’ｔと
か、前面機器ノ９ネル制御装置など妬用いられる半導体
メモリに係り、特に不揮発性メモリを内蔵するメモリに
関する。
か、前面機器ノ９ネル制御装置など妬用いられる半導体
メモリに係り、特に不揮発性メモリを内蔵するメモリに
関する。
〔発り１の技術的背實〕
従来の不揮発性メモリとしては、メモリセルにＭＮＯＳ
−ＦＥＴ （メタルナイトライドオキサイド型のｒ−
）絶縁層を有する電界効果トランジスタ）を用いたスタ
ティック型のＭＮＯＳ −ＲＡＭ （ランダムアクセス
メモリ）とが、ＲＡＭとＥ２ＦＲＯＭ （電気的に記憶
内容を書き換え可能なプログラマブルリードオンリメモ
リ）とを組み合わせたものがある。
−ＦＥＴ （メタルナイトライドオキサイド型のｒ−
）絶縁層を有する電界効果トランジスタ）を用いたスタ
ティック型のＭＮＯＳ −ＲＡＭ （ランダムアクセス
メモリ）とが、ＲＡＭとＥ２ＦＲＯＭ （電気的に記憶
内容を書き換え可能なプログラマブルリードオンリメモ
リ）とを組み合わせたものがある。
ところで、前者のＭＮＯＳメモリは、書き込みタイミン
グが複雑であシ、マイクロプロセッサとのインターフェ
ースには専用のコントローラＩＣが必要である。また、
現在のＭＮＯＳメモリは、舊き込み・消去回数が１０５
程度しか保証されていないので、その使用に際して比較
的に知期間で交換を必要とする場合には保守の面で畑ら
れしくなるので不適当である。
グが複雑であシ、マイクロプロセッサとのインターフェ
ースには専用のコントローラＩＣが必要である。また、
現在のＭＮＯＳメモリは、舊き込み・消去回数が１０５
程度しか保証されていないので、その使用に際して比較
的に知期間で交換を必要とする場合には保守の面で畑ら
れしくなるので不適当である。
一方、後者のＲＡＭとＩＤ ＦＲＯＭとの組み合わせに
［、マイクロプロセッサとのインターフェースが簡略化
されるので使い易い。しかし、基本的にＦＲＯＭを使用
しているので、引き込みの消去回数が現在は５０００程
度しか保ｔｉｉＬさｔ９ていない。
［、マイクロプロセッサとのインターフェースが簡略化
されるので使い易い。しかし、基本的にＦＲＯＭを使用
しているので、引き込みの消去回数が現在は５０００程
度しか保ｔｉｉＬさｔ９ていない。
そこで、上記のように督き込み回数が小さいことを考慮
して、ソフトウェア的な工夫を行ない、データが更新さ
れる４ｉＪに不揮発性メモリセルへ書き込むことは止め
てメモリへの１源供給の遮断に際してのみ不揮発性メモ
リセルへ誉キ込むようにして＃き込み回数の節約を行な
うことが行なわれている。しかし、このような制御を行
なうためには、メモＩＪ （、使用するシステムのプロ
グラムが複雑になるはかりでなく、電源供給の辿断時を
（食出する１川路とか、辿断検出時に割り込みをかける
割り込み発生回路が必要となるので、ハードウェアが複
雑になり、使用可能な割殴込み線が上記割り込み使用分
の１本だけ少なくなる欠点があった。
して、ソフトウェア的な工夫を行ない、データが更新さ
れる４ｉＪに不揮発性メモリセルへ書き込むことは止め
てメモリへの１源供給の遮断に際してのみ不揮発性メモ
リセルへ誉キ込むようにして＃き込み回数の節約を行な
うことが行なわれている。しかし、このような制御を行
なうためには、メモＩＪ （、使用するシステムのプロ
グラムが複雑になるはかりでなく、電源供給の辿断時を
（食出する１川路とか、辿断検出時に割り込みをかける
割り込み発生回路が必要となるので、ハードウェアが複
雑になり、使用可能な割殴込み線が上記割り込み使用分
の１本だけ少なくなる欠点があった。
本発明は上記の事情に鑑みてなされ／こもので、メモリ
適用システムの電＆ ｉ’！ｊ、断時に不揮発性メモリ
にデータを格納するだめのハードウェアおよびソフトウ
ェアを簡略化でき、汎用性が筒い半導体メモリを提供す
るものである。
適用システムの電＆ ｉ’！ｊ、断時に不揮発性メモリ
にデータを格納するだめのハードウェアおよびソフトウ
ェアを簡略化でき、汎用性が筒い半導体メモリを提供す
るものである。
〔発明の楯６波〕
１：１１ち、本発明の半導体メモリは、閾値設定回路で
指定される電圧に基いて、電源電圧が第１の１謝（ｔｌ
’；’、 ’ｆｒ、越えてず氏上したことを検出したら
バッファメモリの内容を不揮発性メモリに■き込み、γ
１）：源電圧か第２の閾値を越えて上昇したことを検出
したら不揮発性メモリの内容をバッファメモリに読み出
すようにリード・ライト制徊１回路全動作させるように
してなることを特徴とするものである。
指定される電圧に基いて、電源電圧が第１の１謝（ｔｌ
’；’、 ’ｆｒ、越えてず氏上したことを検出したら
バッファメモリの内容を不揮発性メモリに■き込み、γ
１）：源電圧か第２の閾値を越えて上昇したことを検出
したら不揮発性メモリの内容をバッファメモリに読み出
すようにリード・ライト制徊１回路全動作させるように
してなることを特徴とするものである。
以下、同曲を参照して本発明の一実施例を詳細に説明す
る。
る。
図においてＪは１チツプ上に形成された半導体メモリで
あり、この内部には不４′ホ発性メモリ、？、ＲＡＭか
らなるリード・ライト用のバッファメモリ３、リード・
ライト制御回路４、電源電圧監視回路５、閾値設定回路
６が設けられている。上記閾値設定回路６は外部のマイ
クロプロセッサ（図示せず）からの制御データ入力に応
じて前記電源電圧監視回路５の電源電圧検出基準レベル
を決定するための閾値電圧を発生するものである。上記
電飾電圧監視回路５ば、メモリが適用されたシステム（
メモリ適用システム）の電源電圧Ｖｃｅが監視入力とし
て導かれ、この軍、源電圧入力が前記閾値設定回路６か
ら与えられる電源遮断検出用の第１の閾値電圧を越えて
低下したときおよび電源投入検出用の第２の閾値電圧を
越えて上昇したときを検出し、それぞれリード・ライト
制御回路４を制御するものである。即ち、電源遮断検出
時にはバッファメモリ３の自答ヲ読み出して不揮発性メ
モリ２に曹き込ませ、電源投入検出用には不揮発性メモ
リ５− ２の内容を読み出してバッファメモリ３に居−き適寸せ
るように制御するものである。」二記バッファメモリ３
ば、パス７を通じてマイクロプロセッサに接続されてお
り、通常はマイクロプロセッサによるリード・ライト制
御によってマイクロプロセッサとの間でデータのリード
・ライトが行なわれる。
あり、この内部には不４′ホ発性メモリ、？、ＲＡＭか
らなるリード・ライト用のバッファメモリ３、リード・
ライト制御回路４、電源電圧監視回路５、閾値設定回路
６が設けられている。上記閾値設定回路６は外部のマイ
クロプロセッサ（図示せず）からの制御データ入力に応
じて前記電源電圧監視回路５の電源電圧検出基準レベル
を決定するための閾値電圧を発生するものである。上記
電飾電圧監視回路５ば、メモリが適用されたシステム（
メモリ適用システム）の電源電圧Ｖｃｅが監視入力とし
て導かれ、この軍、源電圧入力が前記閾値設定回路６か
ら与えられる電源遮断検出用の第１の閾値電圧を越えて
低下したときおよび電源投入検出用の第２の閾値電圧を
越えて上昇したときを検出し、それぞれリード・ライト
制御回路４を制御するものである。即ち、電源遮断検出
時にはバッファメモリ３の自答ヲ読み出して不揮発性メ
モリ２に曹き込ませ、電源投入検出用には不揮発性メモ
リ５− ２の内容を読み出してバッファメモリ３に居−き適寸せ
るように制御するものである。」二記バッファメモリ３
ば、パス７を通じてマイクロプロセッサに接続されてお
り、通常はマイクロプロセッサによるリード・ライト制
御によってマイクロプロセッサとの間でデータのリード
・ライトが行なわれる。
而して、上記半導体メモリにおいては、このメモリが適
用されるシステムの電源遮断時および電源投入時をそれ
ぞれ検出して自動的にバッファメモリ３と不揮発性メモ
リ２との間のリード・ライト制御を行なう機能を翁して
いる。したがって、この機能を実現するために従来必要
とされてｈたメモリ周辺回路が不要になシ、メモリとマ
イクロプロセッサとをパス７を介して直結接続すること
が可能になるので、システムのハードウェア構成が簡略
化される。また、ソフトウェア的にも電源遮断時の割シ
込み制御が不要となるので、システムのソフトウェアの
作成が容易に在る。
用されるシステムの電源遮断時および電源投入時をそれ
ぞれ検出して自動的にバッファメモリ３と不揮発性メモ
リ２との間のリード・ライト制御を行なう機能を翁して
いる。したがって、この機能を実現するために従来必要
とされてｈたメモリ周辺回路が不要になシ、メモリとマ
イクロプロセッサとをパス７を介して直結接続すること
が可能になるので、システムのハードウェア構成が簡略
化される。また、ソフトウェア的にも電源遮断時の割シ
込み制御が不要となるので、システムのソフトウェアの
作成が容易に在る。
６−
〔発明の効果〕
上述し／こように本発明の生導体メモリにより。
ば、メモリ適ｙ＋１システムの電υう］連断時に不揮発
性メモリにデータを４＜１納するためのハードウェアお
よびソフトウェアを簡略化でき、汎用性が市くなる利点
がある。し７たがって、部品点数の削減およびη■１断
時の割り込み処理の簡略化が和に侠求される中ｉｊｌ！
ＪＴ４ ｆｌｊ制御システムに不発ゆＪメモリを適用
す′Ｊ１、Ｖｆ、その信頼性の向上およびコスト低減を
実現でき、非常に有効である。
性メモリにデータを４＜１納するためのハードウェアお
よびソフトウェアを簡略化でき、汎用性が市くなる利点
がある。し７たがって、部品点数の削減およびη■１断
時の割り込み処理の簡略化が和に侠求される中ｉｊｌ！
ＪＴ４ ｆｌｊ制御システムに不発ゆＪメモリを適用
す′Ｊ１、Ｖｆ、その信頼性の向上およびコスト低減を
実現でき、非常に有効である。
図ｉｊ’ｉ＋は本発明に係る半漕体メモリの一実例を示
す構成説明図である。 ２・・・不揮発性メモリ、３・・・・Ｊラフアメモリ、
４０１．リ−１・啼・ライト制御回路、５・・電源電圧
監視回路、６・・・閾値設定回路。 出願人代理人 井理士 鈴 江 武 彦７−
す構成説明図である。 ２・・・不揮発性メモリ、３・・・・Ｊラフアメモリ、
４０１．リ−１・啼・ライト制御回路、５・・電源電圧
監視回路、６・・・閾値設定回路。 出願人代理人 井理士 鈴 江 武 彦７−
Claims (1)
- 不揮発性メモリと、リード・ライト用のバッファメモリ
と、これらのメモリのリード・ライト制８］ｌを行なう
リード・ライト制御向１路と、閾値設定回路から第１の
ｌｌλ１値電圧および第２の閾値電圧が検出基準レベル
として与えら肛、電源電圧入力が上記第】の１．１値電
圧を越えて低下する電源遮断時および電ｍ、電圧が前記
第２の閾値電圧を越えて上昇するｔＷ源投入時をそれぞ
れ検出し、電源遮断時検出により前記バッファメモリの
内容を不揮発性メモリに徘き込み、Ｍｒ源投入時検出に
より不揮発性メモリの内容をバッファメモリに読み出す
ように前記リード・ライト制御回路を制御する電源電圧
監視回路と全具備することを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121364A JPS6014362A (ja) | 1983-07-04 | 1983-07-04 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121364A JPS6014362A (ja) | 1983-07-04 | 1983-07-04 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014362A true JPS6014362A (ja) | 1985-01-24 |
Family
ID=14809415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121364A Pending JPS6014362A (ja) | 1983-07-04 | 1983-07-04 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014362A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256296A (ja) * | 1986-04-30 | 1987-11-07 | Fujitsu Ltd | 半導体不揮発性記憶装置 |
| JPS63157254A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JP2011123987A (ja) * | 2009-12-09 | 2011-06-23 | Samsung Electronics Co Ltd | 不揮発性論理回路、該不揮発性論理回路を備える集積回路、及び該集積回路の動作方法 |
| CN116301601A (zh) * | 2023-02-16 | 2023-06-23 | 上海东软载波微电子有限公司 | 嵌入式系统内置Flash模拟EEPROM的数据存储方法及装置 |
-
1983
- 1983-07-04 JP JP58121364A patent/JPS6014362A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256296A (ja) * | 1986-04-30 | 1987-11-07 | Fujitsu Ltd | 半導体不揮発性記憶装置 |
| JPS63157254A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JP2011123987A (ja) * | 2009-12-09 | 2011-06-23 | Samsung Electronics Co Ltd | 不揮発性論理回路、該不揮発性論理回路を備える集積回路、及び該集積回路の動作方法 |
| CN116301601A (zh) * | 2023-02-16 | 2023-06-23 | 上海东软载波微电子有限公司 | 嵌入式系统内置Flash模拟EEPROM的数据存储方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7440337B2 (en) | Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data | |
| DE69333151D1 (de) | Datenleitungsstörungsfreier, in Speicherblöcke geteilter Flashspeicher und Mikrorechner mit Flashspeicher | |
| KR950012719A (ko) | 반도체 집적회로장치 | |
| WO2016180093A1 (zh) | Flash芯片读写控制电路和方法、AMOLED应用电路 | |
| DE68913442D1 (de) | Mikrorechner mit EEPROM. | |
| KR100229033B1 (ko) | 비휘발성 메모리에 기록시 시스템의 절전 장치 및 방법 | |
| JPS6014362A (ja) | 半導体メモリ | |
| KR920010656A (ko) | 반도체 메모리 장치 | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| US20200211658A1 (en) | Semiconductor device and its power supply control method | |
| US5617354A (en) | Sensing circuit to enhance sensing margin | |
| JP2513421B2 (ja) | 記憶装置 | |
| JP4542556B2 (ja) | 半導体記憶システム | |
| KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
| JPS6489099A (en) | Restorage device | |
| JP2002099468A (ja) | 書き込み制御回路 | |
| JPH0249300A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2539094B2 (ja) | 情報カ―ド | |
| JPH03216891A (ja) | 半導体記憶装置 | |
| JPS5992496A (ja) | 半導体記憶装置 | |
| JPH0612343A (ja) | メモリ保護回路 | |
| JPS62257700A (ja) | Ｅｅｐｒｏｍの書込み制御方式 | |
| JPH03238570A (ja) | ワンチップ・マイクロコンピュータ | |
| KR20050066602A (ko) | Ｃａｍ 셀회로 |