JPS6014456A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6014456A JPS6014456A JP58121644A JP12164483A JPS6014456A JP S6014456 A JPS6014456 A JP S6014456A JP 58121644 A JP58121644 A JP 58121644A JP 12164483 A JP12164483 A JP 12164483A JP S6014456 A JPS6014456 A JP S6014456A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- base
- semiconductor device
- film
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置、さらには高密度実装が要求される
半導体装置に適用して特に効果のある技術に関する。
半導体装置に適用して特に効果のある技術に関する。
［背景技術］
たとえばセラミック等で作られたパッケージに半導体ペ
レットを取りイ」ける場合、パッケージ基板のベレット
取イ１面に形成した金めつきと半うタ体ペレットのシリ
コン材料との金（Ａｕ）−シリコン（Ｓｉ）共晶構造に
よりベレット付けを行っている（日本マイクロエレクト
ロニ多ス協会編ＦＩＣ化実さ一″Ｈ３術Ｊ１００Ｐ）。
レットを取りイ」ける場合、パッケージ基板のベレット
取イ１面に形成した金めつきと半うタ体ペレットのシリ
コン材料との金（Ａｕ）−シリコン（Ｓｉ）共晶構造に
よりベレット付けを行っている（日本マイクロエレクト
ロニ多ス協会編ＦＩＣ化実さ一″Ｈ３術Ｊ１００Ｐ）。
ところが、このＡｕ−３ｉ共品によるペレット付けを行
う場合、金めつきが良好に行われていないと、Ａｕ−３
ｉの濡れが悪くなり、ペレノ１〜付けの信頼性が低下し
てしまう。
う場合、金めつきが良好に行われていないと、Ａｕ−３
ｉの濡れが悪くなり、ペレノ１〜付けの信頼性が低下し
てしまう。
さらに、パッケージのベース上の表面配線として金メタ
ライズ層の如き圧膜配線を使用することが考えられる。
ライズ層の如き圧膜配線を使用することが考えられる。
前記いずれの場合にも金を用いているため、コストが非
常に高くなるという重大な問題点がある。
常に高くなるという重大な問題点がある。
さらに、また、ベース上の配線として金メタライズＮを
使用した場合、金膜の厚みが大きいので、高密度実装の
可能な微細配線を得ることに限度がある等の問題がある
。
使用した場合、金膜の厚みが大きいので、高密度実装の
可能な微細配線を得ることに限度がある等の問題がある
。
［発明の目的］
本発明の目的は、パンケージのベース」二の配線を微細
化でき、高密度実装を可能にする半導体装置を提供する
ことにある。
化でき、高密度実装を可能にする半導体装置を提供する
ことにある。
本発明の他の目的は、ベース上の配線およびペレットボ
ンディングを低コストで行うことのできる半導体装置を
提供することにある。
ンディングを低コストで行うことのできる半導体装置を
提供することにある。
本発明のさらに他の目的は、ベース上の配線として電気
抵抗の低い安価な卑金兄を使用した際のペレット付けを
容易にすることにある。
抵抗の低い安価な卑金兄を使用した際のペレット付けを
容易にすることにある。
本発明のさらに伯の目的は、ペレット付は材料を考慮し
たパッケージのキャップの封止材を使用することにある
。
たパッケージのキャップの封止材を使用することにある
。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
「発明の概要」
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、配線基板としてのパッケージのベース上の配
線を薄膜配線で形成し、しかもその薄膜配線材料および
ペレットボンディング材料としてそれぞれアルミニウム
や銅等の安価な卑金属および樹脂材料を使用することに
より、前記目的を達成するものである。
線を薄膜配線で形成し、しかもその薄膜配線材料および
ペレットボンディング材料としてそれぞれアルミニウム
や銅等の安価な卑金属および樹脂材料を使用することに
より、前記目的を達成するものである。
［実施例１］
第１図は本発明の実施例１である半導体装置の断面図で
ある。
ある。
この実施例１において、配線基板としてのパッケージ基
板を構成するベース１はたとえばセラミックあるいは特
開昭５６−６６０８６号公報、同５７−２５９１号公報
で開示される電気絶縁性のシリコンカーバイ１〜（Ｓｉ
Ｃ）を主成分とする焼結体等で作られている。このベー
ス】は複数層の積層構造よりなり、その内部には内部配
線２が表面側から裏面側まで形成されている。
板を構成するベース１はたとえばセラミックあるいは特
開昭５６−６６０８６号公報、同５７−２５９１号公報
で開示される電気絶縁性のシリコンカーバイ１〜（Ｓｉ
Ｃ）を主成分とする焼結体等で作られている。このベー
ス】は複数層の積層構造よりなり、その内部には内部配
線２が表面側から裏面側まで形成されている。
前記内部配線２の裏面側には、タングステン（Ｗ）−ニ
ッケル（Ｎ１）等のめっき層３および銀（八ｇ）等のろ
・う材４を介して、４２７０イ等の外部端子用のリード
ピン５がパッケージのベースの裏面から垂直方向に接続
固定されている。
ッケル（Ｎ１）等のめっき層３および銀（八ｇ）等のろ
・う材４を介して、４２７０イ等の外部端子用のリード
ピン５がパッケージのベースの裏面から垂直方向に接続
固定されている。
一方、前記ベース１の表面側には、アルミニウム（Ａ１
）または多口（Ｃｕ）の蒸着膜よりなる員Ｖ股配線６が
表面配線としてたとえばマスク蒸着もしくはホトリソグ
ラフィ技術を用いて形成されている。この膜薄配線６は
内部配線２のいずれかと導電接続されている。ホトリソ
グラフィ技術は前述のシリコンカーバイト焼結体の表面
を鏡面研摩している場合、特に好適である。
）または多口（Ｃｕ）の蒸着膜よりなる員Ｖ股配線６が
表面配線としてたとえばマスク蒸着もしくはホトリソグ
ラフィ技術を用いて形成されている。この膜薄配線６は
内部配線２のいずれかと導電接続されている。ホトリソ
グラフィ技術は前述のシリコンカーバイト焼結体の表面
を鏡面研摩している場合、特に好適である。
前記ＨＶ ｂ配線６はベース１の表面中央部のイレン１
−ボンディング位置にも被着されており、この表面中央
部の薄膜配線６Ａの上には、たとえばシリコン（Ｓｉ）
よりなる半導体ペレット７がペレットボンディング用の
接合祠８によりボンディングされている。この接合月８
は高耐熱性の樹脂材料であるポリイミド樹脂等で作られ
ている。
−ボンディング位置にも被着されており、この表面中央
部の薄膜配線６Ａの上には、たとえばシリコン（Ｓｉ）
よりなる半導体ペレット７がペレットボンディング用の
接合祠８によりボンディングされている。この接合月８
は高耐熱性の樹脂材料であるポリイミド樹脂等で作られ
ている。
前記ペレット７のポンディングパッドはたとえばアルミ
ニウムよりなるワイヤ９で″Ａｒｉ膜配線６に電気的に
接続されている。
ニウムよりなるワイヤ９で″Ａｒｉ膜配線６に電気的に
接続されている。
さらに、前記ペレット７、ワイヤ９等は封止材１０でキ
ャップ１１をベース１の周辺部上に接合、’；Ｅｌ 定
１−ることにより気密封止されている。
ャップ１１をベース１の周辺部上に接合、’；Ｅｌ 定
１−ることにより気密封止されている。
この封止材１０として、本実施例では低融点ガラスが用
いられている。このような低融点ガラスの溶融封止温度
は約４１０〜４５０℃であるが、本実施例でペレットボ
ンディング用に用いられている接合＋Ａ８としてのポリ
イミド樹脂は約４６０°Ｃの耐熱性を有するので、封止
温度に十分耐えることができる。
いられている。このような低融点ガラスの溶融封止温度
は約４１０〜４５０℃であるが、本実施例でペレットボ
ンディング用に用いられている接合＋Ａ８としてのポリ
イミド樹脂は約４６０°Ｃの耐熱性を有するので、封止
温度に十分耐えることができる。
前記キャップ１１はベース１と同様に、たとえばセラミ
ックあるいは前述のシリコンカーバイトを主成分とする
月料で作ることができる。
ックあるいは前述のシリコンカーバイトを主成分とする
月料で作ることができる。
本実施例においては、ベース１上の表面配線としてアル
ミニウムまたは銅の范着眉等の薄膜配線６が形成されて
いるので、Ａｕメタライズによって配線を形成する場合
に較べ配線の微細化、ひいては高密度実装化が可能とな
る。
ミニウムまたは銅の范着眉等の薄膜配線６が形成されて
いるので、Ａｕメタライズによって配線を形成する場合
に較べ配線の微細化、ひいては高密度実装化が可能とな
る。
また、本実施例では、表面配線およびベレットボンディ
ング用のＪＡ料として高価な貴金属、特に金が全く使用
されていないので、大巾に低コスト化を図ることができ
る。
ング用のＪＡ料として高価な貴金属、特に金が全く使用
されていないので、大巾に低コスト化を図ることができ
る。
また、配線として形成した金属層をペレット付けに用い
るのが通常であるが、アルミニウムや銅はそのままでは
ベレット付りに用いることはできない。この点、本実施
例によれば容易にペレットイ」けができるうえ、封止温
度まで考慮しているので信頼性を高めることができる。
るのが通常であるが、アルミニウムや銅はそのままでは
ベレット付りに用いることはできない。この点、本実施
例によれば容易にペレットイ」けができるうえ、封止温
度まで考慮しているので信頼性を高めることができる。
［実施例２］
第２図は本発明の実施例２である半導体装置の断面図で
ある。
ある。
この実施例２では、キャンプ封止用の封止材として、た
とえばエポキシ樹脂またはシリコーン樹脂の如き樹脂材
料が使用されている。このような樹脂材料の封止＋８１
０ Ａの場合には、封止温度がたとえば約２００℃程度
であるので、実施例１の低融点ガラスによる封止の場合
よりも低温で封止できる。
とえばエポキシ樹脂またはシリコーン樹脂の如き樹脂材
料が使用されている。このような樹脂材料の封止＋８１
０ Ａの場合には、封止温度がたとえば約２００℃程度
であるので、実施例１の低融点ガラスによる封止の場合
よりも低温で封止できる。
ソノタメ、本実施例では、ペレットボンディング用の接
合祠としても、ポリイミド樹脂の他に、たとえばシリコ
ーン樹脂（耐熱温度−約２５０℃）、Ａｇ人りエポキシ
樹脂（耐熱温度−３００℃）等よりなる接合材８Ａが用
いられている。
合祠としても、ポリイミド樹脂の他に、たとえばシリコ
ーン樹脂（耐熱温度−約２５０℃）、Ａｇ人りエポキシ
樹脂（耐熱温度−３００℃）等よりなる接合材８Ａが用
いられている。
この実施例の場合にも、ベース１上の表面配線が７ｖ欣
配線として形成されているため、Ａｕメタライズによっ
て配線を形成した場合に較べ、微細配線が可能である。
配線として形成されているため、Ａｕメタライズによっ
て配線を形成した場合に較べ、微細配線が可能である。
また、配線およびペレットボンディング用の材料として
アルミニウム、銅等の卑金属および樹脂材料をそれぞれ
用いているため、コストを低減することができる他、実
施例１と同様の効果が得られる。
アルミニウム、銅等の卑金属および樹脂材料をそれぞれ
用いているため、コストを低減することができる他、実
施例１と同様の効果が得られる。
［効果］
（１）、パッケージの−、−ス上の配線として電気抵抗
の低い卑金属の薄膜配線を形成しているので、高速な半
導体装置を実現できる。
の低い卑金属の薄膜配線を形成しているので、高速な半
導体装置を実現できる。
（２）、配線およびペレットボンディング用の材料とし
て高価な貴金属、特に金を用いていないので、コストの
低減を図ることができる。
て高価な貴金属、特に金を用いていないので、コストの
低減を図ることができる。
（３）、パッケージのベース上の配線として電気抵抗の
低い卑金属の薄膜配線をマスク蒸着あるいはボトリソグ
ラフィ技術により形成しているので、配線の微細化が可
能であり、高密度実装を実現できる。
低い卑金属の薄膜配線をマスク蒸着あるいはボトリソグ
ラフィ技術により形成しているので、配線の微細化が可
能であり、高密度実装を実現できる。
（４）、ペレットボンディング用の拐料として樹脂材料
を用いているので、ペレット付けに使用するのが困難な
銅、アルミニウム等をベレット付けに使用せずに済み、
ベレツト付けを容易にできる。
を用いているので、ペレット付けに使用するのが困難な
銅、アルミニウム等をベレット付けに使用せずに済み、
ベレツト付けを容易にできる。
（５）、ペレット伺げに使用される樹脂材料の耐熱温度
を考慮して、それよりも低い封止温度のパッケージのキ
ャンプの封止材を使用しているので、確実なＩＪ止がで
き、また、ベレット付けの信頼性を高めることができる
。
を考慮して、それよりも低い封止温度のパッケージのキ
ャンプの封止材を使用しているので、確実なＩＪ止がで
き、また、ベレット付けの信頼性を高めることができる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ペレットボンディング用の樹脂材料は、好ま
しくは、熱伝導性を良くする材料の粉末たとえばｔＪｌ
を添加したものを用いることができる。
しくは、熱伝導性を良くする材料の粉末たとえばｔＪｌ
を添加したものを用いることができる。
また、ベレ７＋・ボンディング位置におけるベース上の
Ｍ膜配線ば省略することができる。
Ｍ膜配線ば省略することができる。
し利用分野」
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である１ （ｌ！ｉｌのベ
レノ１−を有する半導体装置に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
複数個のベレットよりなるマルヂチノプ型の半導体装置
等にも適用できる。
をその背景となった利用分野である１ （ｌ！ｉｌのベ
レノ１−を有する半導体装置に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
複数個のベレットよりなるマルヂチノプ型の半導体装置
等にも適用できる。
本発明は少なくとも配線基板上に電気抵抗の小さいキ金
属の薄膜配線を有し、樹脂月料でべＩ／ノ１−を固着す
る半９１１体装置であれば適用できる。
属の薄膜配線を有し、樹脂月料でべＩ／ノ１−を固着す
る半９１１体装置であれば適用できる。
第１図は本発明の実施例１である半導体装置の断面図、
第２図は本発明の実施例２である半導体装置の断面図で
ある。 １・・・バノゲージのベース、２・・・内部配線、３・
・・めっき層、４・・・ろう材、５・・・リードピン、
６．６Δ ・・薄膜配線、７・・・ヘレソ１−１８．８
Δ・・・ペレットボンディング用の接合材、９・・・ワ
イヤ、１０，１０Δ・・・封止材。
ある。 １・・・バノゲージのベース、２・・・内部配線、３・
・・めっき層、４・・・ろう材、５・・・リードピン、
６．６Δ ・・薄膜配線、７・・・ヘレソ１−１８．８
Δ・・・ペレットボンディング用の接合材、９・・・ワ
イヤ、１０，１０Δ・・・封止材。
Claims (1)
- 【特許請求の範囲】 ■、パッケージのベースと、前記ベースの主表面の一部
に耐熱性を有よる樹脂材料で固着されたペレットと、前
記ベースの主表面の少なくとも他の部分に前記ペレット
に対向して形成された電気抵抗の低い卑金属の複数の薄
膜と、前記ペレノ１−を封止するために前記ベースに耐
熱性を有する封止材で固着されたパッケージのキャンプ
とを有することを特徴とする半導体装置。 ２、前記薄膜がアルミニウムの蒸着薄膜よりなることを
特徴とする特許請求の範囲第１項記載の半導体装置。 ３、前記薄膜が銅の蒸着薄膜よりなることを特徴とする
特許請求の範囲第１項記載の半導体装置。 ４、前記封止材が低融点ガラスよりなり、前記樹脂材料
がポリイミド樹脂よりなることを特徴とする特許請求の
範囲第１項ないし第３項のいずれかに記載の半導体装置
。 ５、前記封止材が樹脂材料よりなり、前記樹脂材料がポ
リイミド樹脂、エポキシ樹脂またはシリコーン樹脂より
なることを特徴とする特許請求の範囲第１項ないし第３
項のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121644A JPS6014456A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121644A JPS6014456A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014456A true JPS6014456A (ja) | 1985-01-25 |
| JPH0481331B2 JPH0481331B2 (ja) | 1992-12-22 |
Family
ID=14816356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121644A Granted JPS6014456A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014456A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101652482B1 (ko) * | 2015-05-12 | 2016-08-30 | 메디컬아이피 주식회사 | 투명 입체물 제작방법과 이를 통해 생성된 투명 입체물 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165568A (ja) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
| JPS558057A (en) * | 1978-07-04 | 1980-01-21 | Hitachi Ltd | Semiconductor |
| JPS56155555A (en) * | 1980-05-06 | 1981-12-01 | Seiko Epson Corp | Semiconductor device |
| JPS5795952U (ja) * | 1980-12-03 | 1982-06-12 | ||
| JPS5848944A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 気密封止方法 |
-
1983
- 1983-07-06 JP JP58121644A patent/JPS6014456A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165568A (ja) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
| JPS558057A (en) * | 1978-07-04 | 1980-01-21 | Hitachi Ltd | Semiconductor |
| JPS56155555A (en) * | 1980-05-06 | 1981-12-01 | Seiko Epson Corp | Semiconductor device |
| JPS5795952U (ja) * | 1980-12-03 | 1982-06-12 | ||
| JPS5848944A (ja) * | 1981-09-18 | 1983-03-23 | Hitachi Ltd | 気密封止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481331B2 (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772001B2 (ja) | 半導体装置 | |
| WO2004084319A1 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
| JPH11503565A (ja) | 集積回路装置を収容するための部品 | |
| JPS6014456A (ja) | 半導体装置 | |
| JP3814924B2 (ja) | 半導体装置用基板 | |
| JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
| JPH08335650A (ja) | 半導体素子収納用パッケージ | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6083356A (ja) | 半導体装置 | |
| JP3881542B2 (ja) | 配線基板 | |
| JPH11176969A (ja) | セラミックスパッケージ用シールキャップ部品およびそれを用いたセラミックスパッケージ | |
| JP3810335B2 (ja) | 配線基板 | |
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JPS61150251A (ja) | 半導体装置 | |
| JPH0574987A (ja) | 半導体装置 | |
| JPS6129139A (ja) | 半導体装置 | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JPS60195952A (ja) | 半導体装置 | |
| JPH0113226B2 (ja) | ||
| JP3335657B2 (ja) | 半導体パッケージ | |
| JP3662910B2 (ja) | 窒化アルミニウム多層基板 | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JPS61112369A (ja) | 半導体装置 | |
| JPH08167674A (ja) | 半導体素子搭載用パッケージ |