JPS6015173B2 - 並列符号化回路 - Google Patents
並列符号化回路Info
- Publication number
- JPS6015173B2 JPS6015173B2 JP11901276A JP11901276A JPS6015173B2 JP S6015173 B2 JPS6015173 B2 JP S6015173B2 JP 11901276 A JP11901276 A JP 11901276A JP 11901276 A JP11901276 A JP 11901276A JP S6015173 B2 JPS6015173 B2 JP S6015173B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- parallel
- supplied
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、２つのアナログ信号の差を量子化してデジタ
ル信号に変換する符号化回路の改良に関するものである
。
ル信号に変換する符号化回路の改良に関するものである
。
従釆、例えば入力２信号間のレベルの比較を行なうレベ
ル比較器、すなわち、コンパレーターを多数並列に配置
して順次のレベル比較を行なうように構成した並列形ア
ナログーデジタル変換器などを用いて、２つのアナログ
信号の間の差を量子化して符号化する場合には、それら
２つのアナログ信号を、あらかじめ、例えば蓋動増幅器
などに加えて、それら２信号の差に相当するアナログ信
号を形成し、そのアナログ差信号を上述の並列形アナロ
グーデジタル変換器などに供給して量子化し、符号化し
ていた。
ル比較器、すなわち、コンパレーターを多数並列に配置
して順次のレベル比較を行なうように構成した並列形ア
ナログーデジタル変換器などを用いて、２つのアナログ
信号の間の差を量子化して符号化する場合には、それら
２つのアナログ信号を、あらかじめ、例えば蓋動増幅器
などに加えて、それら２信号の差に相当するアナログ信
号を形成し、そのアナログ差信号を上述の並列形アナロ
グーデジタル変換器などに供給して量子化し、符号化し
ていた。
しかして、かかる従来のアナログ差信号の量子化に際し
ては、比較すべき２つのアナログ信号の差を差動増幅器
などにより形成しているために、その差動増幅器に直流
動作レベルの変動、すなわち直流分のドリフトがあれば
、その直流分のドリフトが直ちに出力のアナログ差信号
の誤差となって現われるので、２つのアナログ信号の差
に正確に対応したデジタル信号が得られず、符号化の精
度が著しく低下するという欠点があった。そこで、例え
ば、特開昭５０一１２８４４ｙ号公報あるいは特関昭５
１−１０７７５２号公報に見られるように、並列型アナ
ログーデジタル変換器においては並列に配置した多数の
コンパレーターに並列に比較入力信号を供給してそれぞ
れのコンパレーターを共通のレベル比較の範囲、すなわ
ち、コモンモード・レンジで比較動作を行なわせる点を
利用して、２つのアナログ信号を、その一方は基準レベ
ル信号に童畳した状態で、直接にそれらのコンパレータ
ーにそれぞれ並列に供給して、一挙にアナログ差信号の
量子化を行なうように改良したものが従来開発されてい
た。
ては、比較すべき２つのアナログ信号の差を差動増幅器
などにより形成しているために、その差動増幅器に直流
動作レベルの変動、すなわち直流分のドリフトがあれば
、その直流分のドリフトが直ちに出力のアナログ差信号
の誤差となって現われるので、２つのアナログ信号の差
に正確に対応したデジタル信号が得られず、符号化の精
度が著しく低下するという欠点があった。そこで、例え
ば、特開昭５０一１２８４４ｙ号公報あるいは特関昭５
１−１０７７５２号公報に見られるように、並列型アナ
ログーデジタル変換器においては並列に配置した多数の
コンパレーターに並列に比較入力信号を供給してそれぞ
れのコンパレーターを共通のレベル比較の範囲、すなわ
ち、コモンモード・レンジで比較動作を行なわせる点を
利用して、２つのアナログ信号を、その一方は基準レベ
ル信号に童畳した状態で、直接にそれらのコンパレータ
ーにそれぞれ並列に供給して、一挙にアナログ差信号の
量子化を行なうように改良したものが従来開発されてい
た。
しかしながら、かかる従来の改良型並列変換器において
は、２つのアナログ信号を直接に多数のコンパレーター
にそれぞれ並列に供給することを意図しているにも拘ら
ず、実際には、基準レベル信号を形成するための抵抗プ
リーダー回路の各接続点に存在する浮遊容量と各務続点
毎に順次に増大するブリーダ抵抗値とによって分割され
て、抵抗ブリーダ山回路の一端に供給して基準レベル信
号に重畳した方のアナログ信号は、供総合点から距たる
種減衰し、各コンパレーター毎に比較すべき信号レベル
が相違することになり、正確なアナログーデジタル並列
変換が行なわれない、という欠点があった。
は、２つのアナログ信号を直接に多数のコンパレーター
にそれぞれ並列に供給することを意図しているにも拘ら
ず、実際には、基準レベル信号を形成するための抵抗プ
リーダー回路の各接続点に存在する浮遊容量と各務続点
毎に順次に増大するブリーダ抵抗値とによって分割され
て、抵抗ブリーダ山回路の一端に供給して基準レベル信
号に重畳した方のアナログ信号は、供総合点から距たる
種減衰し、各コンパレーター毎に比較すべき信号レベル
が相違することになり、正確なアナログーデジタル並列
変換が行なわれない、という欠点があった。
本発明の目的は、上述した従来の欠点を除去し、２つの
アナログ信号をそれぞれ正確な信号レベルを保持して直
接に多数のコンパレーターに並列に供給することにより
、両者間のアナログ差信号を別途形成することによる回
路素子の直流分ドリフトの影響を排除して高精度の符号
化を正確に行ない得るとともに、回路構成を著しく簡単
化した並列符号化回路を提供することにある。
アナログ信号をそれぞれ正確な信号レベルを保持して直
接に多数のコンパレーターに並列に供給することにより
、両者間のアナログ差信号を別途形成することによる回
路素子の直流分ドリフトの影響を排除して高精度の符号
化を正確に行ない得るとともに、回路構成を著しく簡単
化した並列符号化回路を提供することにある。
すなわち、本発明並列符号化回路は、複数個のコンパレ
ーターを備え、それらコンパレーターのそれぞれについ
て、一方の比較入力端子には第１のアナログ信号を並列
に供給し、他方の比較入力端子には第２のアナログ信号
をそれぞれコンデンサを介して並列に供給するとともに
、当該コンパレーターにおける符号化レベルに対応する
基準レベル信号をも供給することにより、前記複数個の
コンパレーターの比較出力として前記第１のアナログ信
号と前記第２のアナログ信号との差に相当するデジタル
信号を形成するようにしたことを特徴とするものである
。
ーターを備え、それらコンパレーターのそれぞれについ
て、一方の比較入力端子には第１のアナログ信号を並列
に供給し、他方の比較入力端子には第２のアナログ信号
をそれぞれコンデンサを介して並列に供給するとともに
、当該コンパレーターにおける符号化レベルに対応する
基準レベル信号をも供給することにより、前記複数個の
コンパレーターの比較出力として前記第１のアナログ信
号と前記第２のアナログ信号との差に相当するデジタル
信号を形成するようにしたことを特徴とするものである
。
以下に図面を参照して本発明を詳細に説明する。
本発明並列符号化回路の構成例を第１図に示す。
第１図示の構成においては、それぞれの入力端子からの
アナログ信号ＡおよびＢを、これら入力信号を低インピ
ーダンスで後述する多数のコンパレーター４に供給する
ためのインピーダンス変換器と略称するインピーダンス
変換用増幅器１および２にそれぞれ導き、変換器１から
の低インピーダンス出力アナログ信号Ａを多数並列に配
置したコンパレーター４の一方の比較入力端子に並列に
それぞれ供給する。これらのコンパレーター４の他方の
比較入力端子には、定電流源３からの適切な大きさの直
流電流を、それぞれのコンパレーター４に対応させて多
数の抵抗Ｒを直列に接続して構成した抵抗回路網の一端
に供給し、それぞれのコンパレーター４に対して順次に
設定したそれぞれの量子化しベルに対応した値の基準レ
ベル信号電圧を各抵抗Ｒの接続点から供給するとともに
、上述したインピーダンス変換器２からの低ィンピ−ダ
ンス出力アナログ信号ＢをそれぞれコンデンサーＣを介
して上述した各抵抗Ｒの接続点に接続し、上述の各基準
レベル信号電圧とともに上述した他方の比較入力端子に
供Ｖ給する。なお、上述した抵抗回路網の池端は、抵抗
Ｒの抵抗値に比して遥かに小さい値の変換器２の出力イ
ンピーダンスを介して接地するので、それぞれのコンパ
レーター４に供給する基準レベル信号電圧の値は、定電
流源３からの定電流値および抵抗Ｒの抵抗値を適切に設
定することにより、各コンパレーターについてそれぞれ
所定の量子化しベルに正確かつ安定に対応させることが
できる。上述のような回路構成とすることにより、各コ
ンパレーター４には、それぞれに割当てられた量子化し
ベルの基準レベル信号電圧とともに、２つのアナログ信
号ＡとＢとの差のアナログ電圧が供給された形態となり
、アナログ差信号と各基準レベル信号とのレベル比較が
直接行なわれることになり、極めて高い精度で符号化が
行なわれる。
アナログ信号ＡおよびＢを、これら入力信号を低インピ
ーダンスで後述する多数のコンパレーター４に供給する
ためのインピーダンス変換器と略称するインピーダンス
変換用増幅器１および２にそれぞれ導き、変換器１から
の低インピーダンス出力アナログ信号Ａを多数並列に配
置したコンパレーター４の一方の比較入力端子に並列に
それぞれ供給する。これらのコンパレーター４の他方の
比較入力端子には、定電流源３からの適切な大きさの直
流電流を、それぞれのコンパレーター４に対応させて多
数の抵抗Ｒを直列に接続して構成した抵抗回路網の一端
に供給し、それぞれのコンパレーター４に対して順次に
設定したそれぞれの量子化しベルに対応した値の基準レ
ベル信号電圧を各抵抗Ｒの接続点から供給するとともに
、上述したインピーダンス変換器２からの低ィンピ−ダ
ンス出力アナログ信号ＢをそれぞれコンデンサーＣを介
して上述した各抵抗Ｒの接続点に接続し、上述の各基準
レベル信号電圧とともに上述した他方の比較入力端子に
供Ｖ給する。なお、上述した抵抗回路網の池端は、抵抗
Ｒの抵抗値に比して遥かに小さい値の変換器２の出力イ
ンピーダンスを介して接地するので、それぞれのコンパ
レーター４に供給する基準レベル信号電圧の値は、定電
流源３からの定電流値および抵抗Ｒの抵抗値を適切に設
定することにより、各コンパレーターについてそれぞれ
所定の量子化しベルに正確かつ安定に対応させることが
できる。上述のような回路構成とすることにより、各コ
ンパレーター４には、それぞれに割当てられた量子化し
ベルの基準レベル信号電圧とともに、２つのアナログ信
号ＡとＢとの差のアナログ電圧が供給された形態となり
、アナログ差信号と各基準レベル信号とのレベル比較が
直接行なわれることになり、極めて高い精度で符号化が
行なわれる。
かかるレベル比較を行なった各コンパレーター４の比較
出力は、順次に、コンパレーター４の並列配置の個数ｎ
に対応したｎ＋１進１桁の符号信号となるので、これら
の比較出力をコードコンバータ５に導き、例えば通例慣
用の２進符号信号に変換したうえで符号化出力として敬
出す。上述のような構成の本発明並列符号化回路におい
ては、各コンパレーター４にそれぞれの基準レベル信号
電圧と重畳して入力アナログ信号Ｂを供給するに際し、
低出力インピーダンスのインピーダンス変換器２から抵
抗回路網および各コンパレータ一入力回路の有する浮遊
容量よりも十分に大きい値の容量を有するコンデンサー
Ｃをそれぞれ介して入力アナログ信号Ｂを各コンパレー
ター４に並列に供Ｖ給するようにし、もって、入力アナ
ログ信号Ｂの電位の変化が速かに、かつ、ひずみなく各
コンパレーター４に供給されて、その信号電位の変化が
直接に各コンパレーター４に供給されるようにする。
出力は、順次に、コンパレーター４の並列配置の個数ｎ
に対応したｎ＋１進１桁の符号信号となるので、これら
の比較出力をコードコンバータ５に導き、例えば通例慣
用の２進符号信号に変換したうえで符号化出力として敬
出す。上述のような構成の本発明並列符号化回路におい
ては、各コンパレーター４にそれぞれの基準レベル信号
電圧と重畳して入力アナログ信号Ｂを供給するに際し、
低出力インピーダンスのインピーダンス変換器２から抵
抗回路網および各コンパレータ一入力回路の有する浮遊
容量よりも十分に大きい値の容量を有するコンデンサー
Ｃをそれぞれ介して入力アナログ信号Ｂを各コンパレー
ター４に並列に供Ｖ給するようにし、もって、入力アナ
ログ信号Ｂの電位の変化が速かに、かつ、ひずみなく各
コンパレーター４に供給されて、その信号電位の変化が
直接に各コンパレーター４に供給されるようにする。
また、各コンパレータ−４に供給するそれぞれの基準レ
ベル信号電圧は、高ィンピーダンスの定電流源３により
抵抗値Ｒを有する抵抗の直列回路網により形成するよう
にし、もって、入力アナログ信号Ａに対して基準電圧を
供給する側にあるインピーダンス変換器２の出力端子電
圧の変化には関係なく、一定値の電流と一定値の抵抗と
により、直流ドリフトのない基準レベル信号電圧が得ら
れるようにしている。また、各コンパレーター４にそれ
ぞれ並列に供給するアナログ信号ＡおよびＢの供給源と
なるインピーダンス変換器１におよび２における直流分
ドリフトによる入力アナログ信号ＡおよびＢ自体に生ず
るおそれのある直流レベルの変動をも除去して本発明符
号化回路の精度を更に向上させるには、これらの変換器
１および２を共通の基板上に全く同形の集積回路等によ
り形成した固体ェミッターホロワー等に構成し、それぞ
れの変換器１および２の直流ドリフトによりそれぞれの
出力アナログ信号ＡおよびＢに生ずる直流分のレベル変
動を等量かつ同一極性のものにすれば、少なくともこれ
ら２つの信号間のアナログ差信号についてはそれらの直
流レベルの変動が相殺されるので、入力アナログ信号供
給源の直流ドリフトの影響も除去して、極めて高精度の
並列符号化を行なうことができる。
ベル信号電圧は、高ィンピーダンスの定電流源３により
抵抗値Ｒを有する抵抗の直列回路網により形成するよう
にし、もって、入力アナログ信号Ａに対して基準電圧を
供給する側にあるインピーダンス変換器２の出力端子電
圧の変化には関係なく、一定値の電流と一定値の抵抗と
により、直流ドリフトのない基準レベル信号電圧が得ら
れるようにしている。また、各コンパレーター４にそれ
ぞれ並列に供給するアナログ信号ＡおよびＢの供給源と
なるインピーダンス変換器１におよび２における直流分
ドリフトによる入力アナログ信号ＡおよびＢ自体に生ず
るおそれのある直流レベルの変動をも除去して本発明符
号化回路の精度を更に向上させるには、これらの変換器
１および２を共通の基板上に全く同形の集積回路等によ
り形成した固体ェミッターホロワー等に構成し、それぞ
れの変換器１および２の直流ドリフトによりそれぞれの
出力アナログ信号ＡおよびＢに生ずる直流分のレベル変
動を等量かつ同一極性のものにすれば、少なくともこれ
ら２つの信号間のアナログ差信号についてはそれらの直
流レベルの変動が相殺されるので、入力アナログ信号供
給源の直流ドリフトの影響も除去して、極めて高精度の
並列符号化を行なうことができる。
なお、本発明符号化回路の構成については、並列配置し
た多数のコンパレーターのそれぞれにおける一方の比較
入力端子に一方の入力アナログ信号を供給し、他方の比
較入力端子に他方の入力アナログ信号をそれぞれコンデ
ンサーを介して直接に供Ｖ給するとともに、それぞれの
基準レベル信号をも車畳して供給するようにする限りは
、それぞれの信号を供給する回路の構成は、上述した例
に限られることなく、適宜変更を加えて実施しうろこと
勿論である。
た多数のコンパレーターのそれぞれにおける一方の比較
入力端子に一方の入力アナログ信号を供給し、他方の比
較入力端子に他方の入力アナログ信号をそれぞれコンデ
ンサーを介して直接に供Ｖ給するとともに、それぞれの
基準レベル信号をも車畳して供給するようにする限りは
、それぞれの信号を供給する回路の構成は、上述した例
に限られることなく、適宜変更を加えて実施しうろこと
勿論である。
以上の説明から明らかなとおり、本発明によれば、２つ
のアナログ信号の間の差信号をきわめて簡単な構成の回
路によって正確に量子化し、符号化してデジタル信号に
に変換することができる。
のアナログ信号の間の差信号をきわめて簡単な構成の回
路によって正確に量子化し、符号化してデジタル信号に
に変換することができる。
したがって、アナログーデジタル変換段を多段に総統接
続して構成し、アナログ信号を多値しベルに量子化して
デジタル信号に変換する直並列のアナログーデジタル変
換器において、原アナログ信号と前段において量子化し
た残余のアナログ信号との差信号を量子化する２段目以
降のアナログ−デジタル変換段に本発明符号化回路を用
いればすこぶる好適であり、直並列形アナログーデジタ
ル変換器の回路構成をきわめて簡単にすることができる
他に、２つのアナログ信号の差を量子化する必要のある
各種の信府処理に広く用いて好適である。
続して構成し、アナログ信号を多値しベルに量子化して
デジタル信号に変換する直並列のアナログーデジタル変
換器において、原アナログ信号と前段において量子化し
た残余のアナログ信号との差信号を量子化する２段目以
降のアナログ−デジタル変換段に本発明符号化回路を用
いればすこぶる好適であり、直並列形アナログーデジタ
ル変換器の回路構成をきわめて簡単にすることができる
他に、２つのアナログ信号の差を量子化する必要のある
各種の信府処理に広く用いて好適である。
第１図は本発明並列符号化回路の構成例を示すブロック
線図である。 １，２・・・・・・インピーダンス変換器、３・・・・
・・定電流源、４・・…・コンパレーター、５・・・・
・・コードコンバータ一、Ｃ・…・・結合コンデンサー
、Ｒ・・・・・・分圧抵抗。 第１図
線図である。 １，２・・・・・・インピーダンス変換器、３・・・・
・・定電流源、４・・…・コンパレーター、５・・・・
・・コードコンバータ一、Ｃ・…・・結合コンデンサー
、Ｒ・・・・・・分圧抵抗。 第１図
Claims (1)
- １ 複数個のコンパレーターを備え、それらコンパレー
ターのそれぞれについて、一方の比較入力端子には第１
のアナログ信号を並列に供給し、他方の比較入力端子に
は第２のアナログ信号をそれぞれコンデンサーを介して
並列に供給するとともに、当該コンパレーターにおける
符号化レベルに対応する基準レベル信号をも供給するこ
とにより、前記複数個のコンパレーターの比較出力とし
て前記第１のアナログ信号と前記第２のアナログ信号と
の差に相当するデジタル信号を形成するようにしたこと
を特徴とする並列符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11901276A JPS6015173B2 (ja) | 1976-10-05 | 1976-10-05 | 並列符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11901276A JPS6015173B2 (ja) | 1976-10-05 | 1976-10-05 | 並列符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5344160A JPS5344160A (en) | 1978-04-20 |
| JPS6015173B2 true JPS6015173B2 (ja) | 1985-04-18 |
Family
ID=14750792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11901276A Expired JPS6015173B2 (ja) | 1976-10-05 | 1976-10-05 | 並列符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015173B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141124A (en) * | 1981-02-26 | 1982-09-01 | Nec Corp | Parallel type mos a/d converter circuit |
| JPS61161117A (ja) * | 1985-01-11 | 1986-07-21 | Showa Denko Kk | 高純度酸素の製造方法 |
| JPS6261616A (ja) * | 1985-09-11 | 1987-03-18 | Nippon Steel Corp | 混合ガスから高純度ガスを分離する方法 |
| JPS63147516A (ja) * | 1986-07-09 | 1988-06-20 | Kobe Steel Ltd | 圧力スイング吸着方法及び装置 |
| EP0768117B1 (en) * | 1995-04-27 | 2002-06-26 | Nippon Sanso Corporation | Carbonaceous adsorbent, process for producing the same, and method and apparatus for gas separation |
| JP4692979B2 (ja) * | 2001-08-30 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | Ａｄ変換器 |
| GB0622199D0 (en) * | 2006-11-07 | 2006-12-20 | Cambridge Silicon Radio Ltd | Rail to rail flash |
-
1976
- 1976-10-05 JP JP11901276A patent/JPS6015173B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5344160A (en) | 1978-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011424B2 (ja) | Ａ／ｄ変換器 | |
| US5184130A (en) | Multi-stage A/D converter | |
| US4336526A (en) | Successive approximation analog-to-digital converter using non-binary series | |
| EP0302553B1 (en) | Electric circuit for use in an A/D converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| KR0174499B1 (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
| US4990917A (en) | Parallel analog-to-digital converter | |
| JPS6015173B2 (ja) | 並列符号化回路 | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| US3967269A (en) | Analogue to digital converters | |
| US6646585B2 (en) | Flash analog-to-digital converter | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| US4633219A (en) | Integrable analog-to-digital converter | |
| US4227183A (en) | Analog to digital converting device | |
| US6798370B1 (en) | Parallel A/D converter | |
| US4542332A (en) | Precision current-source arrangement | |
| US6529068B1 (en) | Area-efficient reconstruction filters, particularly for current-driven D/A converters | |
| JP2808771B2 (ja) | アナログ／ディジタル変換器 | |
| JPH0547006B2 (ja) | ||
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH0251301B2 (ja) | ||
| CN100566174C (zh) | 用于模拟/数字转换器的比较电路 | |
| RU2646377C1 (ru) | Аналоговый интегратор | |
| JPS5934190Y2 (ja) | Ｄ↓−ａ変換器 | |
| JPS63209225A (ja) | アナログ・デジタル変換器の集積回路 |