JPS60151784A - 設計端末装置 - Google Patents
設計端末装置Info
- Publication number
- JPS60151784A JPS60151784A JP59006604A JP660484A JPS60151784A JP S60151784 A JPS60151784 A JP S60151784A JP 59006604 A JP59006604 A JP 59006604A JP 660484 A JP660484 A JP 660484A JP S60151784 A JPS60151784 A JP S60151784A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- information
- reading
- display device
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は設計端末装置に係り、特に装置設計やＬＳＩ設
計ＶＣあたって回路図や論理回路図を作成した９、設計
に心安な関連情報を作成したジすることりこよって設計
金谷易に行わせる設計端末装置に関する。
計ＶＣあたって回路図や論理回路図を作成した９、設計
に心安な関連情報を作成したジすることりこよって設計
金谷易に行わせる設計端末装置に関する。
（従米仮術）
尚密度集積回路（ＬＳＩ）の製作にいたる工程には、Ｌ
ＳＩの素子となるトランジスタの形状、規格ｒ定める７
こめの回路設計、論理が正冨に動作するかを確認する論
理設計、チップ上に置く素子の配置や配線経路金定める
パターン設計、チップ製作のためのウェーハエ程等が必
る。
ＳＩの素子となるトランジスタの形状、規格ｒ定める７
こめの回路設計、論理が正冨に動作するかを確認する論
理設計、チップ上に置く素子の配置や配線経路金定める
パターン設計、チップ製作のためのウェーハエ程等が必
る。
従来の設計用端末装置を用いて設計する場合にｖｉ１紙
上に回路図又は調理図を描き、設計者は（、ＲＴディス
グンイでみなから゛、キーボード又はタプレッＩ−に用
いて、この図面をコンピュータ処理のために入力してい
る。しかし、この入力方法だと、＝ｈ理又は回路図の素
子（１・２ン／スタ、論理ゲート）を一つつつ配置した
ジ、素子間の配線を一木づつ接続しなげしばならず、作
業の手間はかなり美大なものとなる。又、入力が煩雑な
ため間違いを生じゃ）−く、正常なＬＳＩが得られない
という欠点かめる。
上に回路図又は調理図を描き、設計者は（、ＲＴディス
グンイでみなから゛、キーボード又はタプレッＩ−に用
いて、この図面をコンピュータ処理のために入力してい
る。しかし、この入力方法だと、＝ｈ理又は回路図の素
子（１・２ン／スタ、論理ゲート）を一つつつ配置した
ジ、素子間の配線を一木づつ接続しなげしばならず、作
業の手間はかなり美大なものとなる。又、入力が煩雑な
ため間違いを生じゃ）−く、正常なＬＳＩが得られない
という欠点かめる。
（発明の目的ン
不発明の目的は、設計者が紙上に描いｒｔｃ回路図又は
論理図ケ面接読み込まぜることによって、ＣＲＴディス
プレイ、キーボード又はタブレッｌ用いて手入力してい
た煩雑な手間τとり除く設計用端末装置を提供すること
Ｋある。
論理図ケ面接読み込まぜることによって、ＣＲＴディス
プレイ、キーボード又はタブレッｌ用いて手入力してい
た煩雑な手間τとり除く設計用端末装置を提供すること
Ｋある。
（発明Ｑ構成）
不発明は、ファクン＜’）や光学的手段等を用いた図面
の読取り機構とこの読取９機構から得られる図面情報を
“０”、′ｌ”からなるピット情報に分解するビット変
換機構とを備えた図面読取り装置と、前記ビット情報を
ビット形式のままでデータ保持でさるビットマツプ機構
とを備えたディスプレイ装置と、前６己図面読取共直と
Ａｉｌ記ディスプレイ装置との間のデータ転送をつかさ
どる情報処理装置と盆含むことを特徴とする設計端末装
置にある。
の読取り機構とこの読取９機構から得られる図面情報を
“０”、′ｌ”からなるピット情報に分解するビット変
換機構とを備えた図面読取り装置と、前記ビット情報を
ビット形式のままでデータ保持でさるビットマツプ機構
とを備えたディスプレイ装置と、前６己図面読取共直と
Ａｉｌ記ディスプレイ装置との間のデータ転送をつかさ
どる情報処理装置と盆含むことを特徴とする設計端末装
置にある。
（実施例）
次に図面を参照しながら本発明の詳細な説明する。
第１図は本発明の実施例の設計端末装置を示すブロック
図でめる。同図ｖｃ？いて、図面読取装置８は、読取機
構１とビット変換機構２とにより構成さｎていて、人手
で紙面上に描いた回路図又は論理図ヲ院取模構１がもつ
光学的等の手段を用いて読み込まぜ１図形の有無をビッ
ト変換機構２によって′１″またはｕＯ＃で表現させる
。
図でめる。同図ｖｃ？いて、図面読取装置８は、読取機
構１とビット変換機構２とにより構成さｎていて、人手
で紙面上に描いた回路図又は論理図ヲ院取模構１がもつ
光学的等の手段を用いて読み込まぜ１図形の有無をビッ
ト変換機構２によって′１″またはｕＯ＃で表現させる
。
−万、図面読取装置８によって入力された図面情報全出
力する装置として、ディスプレイ装置９が必凱 これは
ビットマツプ機構５及びディスプレイ表示管６よジ構成
されている。ピットマツブト幾構５のもつピット情報１
１０ＺＩ１１＃ が、ピント変換機構２Ｌ９得られる“
０＃、”ピ情報と一対一対応が可能で、図ｉｆ］］読取
装置８とディスプレイ装置９との間の相互データ転送が
容易となっている。
力する装置として、ディスプレイ装置９が必凱 これは
ビットマツプ機構５及びディスプレイ表示管６よジ構成
されている。ピットマツブト幾構５のもつピット情報１
１０ＺＩ１１＃ が、ピント変換機構２Ｌ９得られる“
０＃、”ピ情報と一対一対応が可能で、図ｉｆ］］読取
装置８とディスプレイ装置９との間の相互データ転送が
容易となっている。
情報処理装置７１１′ｉ１図面読取装置８とディスプレ
イ装置９とのデータ転送のタイミングを応用プログラム
の要求に応じて制御するためのものである。
イ装置９とのデータ転送のタイミングを応用プログラム
の要求に応じて制御するためのものである。
また、図面読取装置８と情報処理装置７との間、情報処
理装置７とディスプレイ装置９との間には、それぞれイ
ンターフェース回路３，４が介在している。Ｉ、８１設
計の応用プログラムとしては、回路解析、論理シミュレ
ーンヨン・プログラム等があシ、それぞｎに応じて図面
読取装置８かし入力される図面情報は異なっている。イ
ンターフェース回路３，４は、それぞれ図面読取装置８
．ディスプレイ装置９．情報処理装置７の間を、電圧レ
ベル、信号レベルで整合がとれる様に接続さ２′してい
る。
理装置７とディスプレイ装置９との間には、それぞれイ
ンターフェース回路３，４が介在している。Ｉ、８１設
計の応用プログラムとしては、回路解析、論理シミュレ
ーンヨン・プログラム等があシ、それぞｎに応じて図面
読取装置８かし入力される図面情報は異なっている。イ
ンターフェース回路３，４は、それぞれ図面読取装置８
．ディスプレイ装置９．情報処理装置７の間を、電圧レ
ベル、信号レベルで整合がとれる様に接続さ２′してい
る。
今、第２図に示す工うＶｃ、設計者が紙上ＶＣ描いた手
書パターン１１の一部があるとする。仄に、ビット変換
機構２により、図形の有無により１″。
書パターン１１の一部があるとする。仄に、ビット変換
機構２により、図形の有無により１″。
１０′表現しているビット変換情報１２はストライプ状
に連続データとなり ｌｓ−釉処理装置７へ転送される
。このビットｙ候侍報１２はビットマッグ機構５によ、
０．ビットマツプ図１３の様にビットマッグさｔｚ、さ
らにディスプレイ表示管６にはディスプレイ出力図面１
４の様に表示さｎ、入力図面と同一の図形が得られる。
に連続データとなり ｌｓ−釉処理装置７へ転送される
。このビットｙ候侍報１２はビットマッグ機構５によ、
０．ビットマツプ図１３の様にビットマッグさｔｚ、さ
らにディスプレイ表示管６にはディスプレイ出力図面１
４の様に表示さｎ、入力図面と同一の図形が得られる。
（発明の効果）
本発明によルは１以上説明した様に５人出力装置のデー
タがビット対応きれるため、手書図面の人力及び出力が
容易に行なえるという効果が得られる。同、本発明は、
］、ＳＩの設計分野に限定されず、図形処理を取９仏う
めらゆる分野に適用でさる。
タがビット対応きれるため、手書図面の人力及び出力が
容易に行なえるという効果が得られる。同、本発明は、
］、ＳＩの設計分野に限定されず、図形処理を取９仏う
めらゆる分野に適用でさる。
化１図は不発明の一実施例の設計端末装置を示したブロ
ック図、第２図は第１図の設計端末装置を用いて手書図
面がビット変換さし同一図面が出力され／ｌ）までの過
程ケ示した説明図である。 尚図ＶＣ：ｙいて、１・・・・−・読取機構、２・・・
・・・ビット変換愼構、３．４・・・・・・インターフ
ェース回路、５・・・・・・ビットマツプ機構％ ６・
・・・・・ディスプレイ表示管、７・・・・・・１６報
処理装置、８・・・・・・ヌ１面読取装置、９・−・・
・・ディスプレイ装置、１１・・・・−・手書きパター
ン、１２・−・・・・ビット変換清報、１３・・・・・
・ビットマツプ図、１４・・・・・・ディスプレイ出力
図面。 代理人 弁理士 内 原 晋、・−’、”’！、、７：
、７−へ−−１ 早Ｚ 田
ック図、第２図は第１図の設計端末装置を用いて手書図
面がビット変換さし同一図面が出力され／ｌ）までの過
程ケ示した説明図である。 尚図ＶＣ：ｙいて、１・・・・−・読取機構、２・・・
・・・ビット変換愼構、３．４・・・・・・インターフ
ェース回路、５・・・・・・ビットマツプ機構％ ６・
・・・・・ディスプレイ表示管、７・・・・・・１６報
処理装置、８・・・・・・ヌ１面読取装置、９・−・・
・・ディスプレイ装置、１１・・・・−・手書きパター
ン、１２・−・・・・ビット変換清報、１３・・・・・
・ビットマツプ図、１４・・・・・・ディスプレイ出力
図面。 代理人 弁理士 内 原 晋、・−’、”’！、、７：
、７−へ−−１ 早Ｚ 田
Claims (1)
- 図面の読取９機構とこの読取、！７戦構から得らｎる図
面情報を”０″、”ｌ″からなるビット情報に分解する
ビット裂換機構と全１ｊｉｆｉえた図面読取装置と、前
呂己ビット消報をビット形式のままでデータ保持できる
ビットマツプ機構を励え１こディスプレイ装置と、前記
図面読取装置と前記ディスプレイ装置との間のデータ１
１．Ｉに送をつかさとる情報処理装置直とを含むことを
特徴とする設計端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006604A JPS60151784A (ja) | 1984-01-18 | 1984-01-18 | 設計端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006604A JPS60151784A (ja) | 1984-01-18 | 1984-01-18 | 設計端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60151784A true JPS60151784A (ja) | 1985-08-09 |
Family
ID=11642945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59006604A Pending JPS60151784A (ja) | 1984-01-18 | 1984-01-18 | 設計端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713034A (en) * | 1990-08-07 | 1998-01-27 | Oki Electric Industry Co., Ltd. | CAE system for preparing transmission network and analyzing load in mechanical system |
-
1984
- 1984-01-18 JP JP59006604A patent/JPS60151784A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713034A (en) * | 1990-08-07 | 1998-01-27 | Oki Electric Industry Co., Ltd. | CAE system for preparing transmission network and analyzing load in mechanical system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60151784A (ja) | 設計端末装置 | |
| JPS57203127A (en) | Selecting device of graphic data | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JP2615091B2 (ja) | 回路ブロックパターン入力装置 | |
| JPS6033666A (ja) | 論理階層構造をもつ論理回路図 | |
| JPS59180738A (ja) | 文字表示装置 | |
| JP2618031B2 (ja) | 回路図面表示方式 | |
| JP2821188B2 (ja) | レイアウトパターン情報抽出装置 | |
| Smith et al. | Analog CMOS integrated circuit design: research and undergraduate teaching | |
| JP2825372B2 (ja) | ハードウェア構造表示装置 | |
| Ferrari et al. | A computer-aided approach to integrated circuit layout design | |
| JPS622710Y2 (ja) | ||
| JPH01126766A (ja) | 文字またはけい線の一括消去方式 | |
| JPH0296887A (ja) | 文字認識装置 | |
| JPS63204469A (ja) | 図面処理システム | |
| JPS63234358A (ja) | 論理回路図処理装置 | |
| JPH021578A (ja) | 試験項目生成装置 | |
| JPH0634212B2 (ja) | テストデ−タ編集機能付ｃａｄ装置 | |
| JPH03201069A (ja) | 回路モジュール図処理装置 | |
| JPH0328968A (ja) | 回路図作成方法 | |
| JPS63273169A (ja) | 機能設計図作成支援装置 | |
| JPS63231571A (ja) | 回路特徴抽出機構 | |
| JPH0520392A (ja) | Ｌｓｉシステムの設計支援装置 | |
| JPS63197468A (ja) | 放射線治療計画装置 | |
| JPH0342777A (ja) | 回路図エディタ |