JPS60153217A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS60153217A JPS60153217A JP59009779A JP977984A JPS60153217A JP S60153217 A JPS60153217 A JP S60153217A JP 59009779 A JP59009779 A JP 59009779A JP 977984 A JP977984 A JP 977984A JP S60153217 A JPS60153217 A JP S60153217A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- pulse
- circuit
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Control Of Electric Motors In General (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はパルス発生回路に係り、例えば、サーボ制御
回路等のパルス幅制御に好適なパルス発生回路に関する
。
回路等のパルス幅制御に好適なパルス発生回路に関する
。
従来、ラジオコントロール装置のサーボ制御回路は半導
体集積回路で構成され、誤差パルスに対応して制御出力
を発生させている。このサーボ制御回路では、デッドバ
ンド設定、パルスストレッチ、最小出力パルス幅の設定
をするため、３組のワンショット回路を個別に設置し、
これらは独自の時定数を設定するために個別に抵抗及び
コンデンサを外部に接続している。このため、回路構成
の複雑さに加えて半導体集積回路の外部端子（ピン）が
多くなり、製造コストが高くなるとともに、外部接続用
の部品点数が多くなる欠点があった。
体集積回路で構成され、誤差パルスに対応して制御出力
を発生させている。このサーボ制御回路では、デッドバ
ンド設定、パルスストレッチ、最小出力パルス幅の設定
をするため、３組のワンショット回路を個別に設置し、
これらは独自の時定数を設定するために個別に抵抗及び
コンデンサを外部に接続している。このため、回路構成
の複雑さに加えて半導体集積回路の外部端子（ピン）が
多くなり、製造コストが高くなるとともに、外部接続用
の部品点数が多くなる欠点があった。
この発明は、構成の簡略化とともに外部端子並びに時定
数設定用の部品の削減を図ったパルス発生回路の提供を
目的とする。
数設定用の部品の削減を図ったパルス発生回路の提供を
目的とする。
この発明は、抵抗を介して所定の電圧が加えられて充電
されるコンデンサと、このコンデンサを大力パルスに応
動して除々に放電させるスイッチング放電回路と、前記
コンデンサの端子電圧が所定の基準電圧より低下又は上
昇したことを検出して反転出力をする比較器と、この比
較器に設定する基準電圧を比較動作に応動して変更する
基準電圧設定回路とから構成したことを特徴とする。
されるコンデンサと、このコンデンサを大力パルスに応
動して除々に放電させるスイッチング放電回路と、前記
コンデンサの端子電圧が所定の基準電圧より低下又は上
昇したことを検出して反転出力をする比較器と、この比
較器に設定する基準電圧を比較動作に応動して変更する
基準電圧設定回路とから構成したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明のパルス発生回路の実施例を示してい
る。
る。
図において、このパルス発生回路は半導体集積回路で構
成され、基準電圧源から一定の基準電圧Ｖ ｒｅｇが加
えられる端子２と比較器４の入力端子６との間には抵抗
８が接続され、共通ラインに形成された基準電位点端子
１０と、入力端子６との間にはコンデンサ１２が接続さ
れている。抵抗８及ヒコンデンサ１２は、外部接続され
、このパルス発生回路に時定数を設定する。
成され、基準電圧源から一定の基準電圧Ｖ ｒｅｇが加
えられる端子２と比較器４の入力端子６との間には抵抗
８が接続され、共通ラインに形成された基準電位点端子
１０と、入力端子６との間にはコンデンサ１２が接続さ
れている。抵抗８及ヒコンデンサ１２は、外部接続され
、このパルス発生回路に時定数を設定する。
比較器４は、コンデンサ１２の端子電圧と、基準電圧設
定回路１４で設定される基準電圧とを比較してパルス出
力を発生する。即ち、比較器４はトランジスタ１６．１
８．２０．２２．２４の差動増幅器によって構成され、
トランジスタ２４に形成された端子２６には定電流が付
与され、比較器４の動作電流が設定されている。この実
施例では、トランジスタ１６とトランジスタ１８、トラ
ンジスタ２０とトランジスタ２２をダーリントン接続し
ているが、トランジスタ１６．２２を省略しても良い。
定回路１４で設定される基準電圧とを比較してパルス出
力を発生する。即ち、比較器４はトランジスタ１６．１
８．２０．２２．２４の差動増幅器によって構成され、
トランジスタ２４に形成された端子２６には定電流が付
与され、比較器４の動作電流が設定されている。この実
施例では、トランジスタ１６とトランジスタ１８、トラ
ンジスタ２０とトランジスタ２２をダーリントン接続し
ているが、トランジスタ１６．２２を省略しても良い。
比較器４の反転出力はトランジスタ１８．２゜から個別
に取出され、トランジスタ１８のコレクタから取出され
る出力はトランジスタ２８．３゜で構成される電流反転
回路を介してトランジスタ３２のベースに加えられる。
に取出され、トランジスタ１８のコレクタから取出され
る出力はトランジスタ２８．３゜で構成される電流反転
回路を介してトランジスタ３２のベースに加えられる。
トランジスタ３２は基準電圧設定回路１４の基準電圧を
切換えるスイッチング回路を構成し、トランジスタ３２
のベースに接続されている抵抗３４は、トランジスタ３
゜からの電流によってトランジスタ３２に所定のスレシ
ュホールドレベルを設定している。
切換えるスイッチング回路を構成し、トランジスタ３２
のベースに接続されている抵抗３４は、トランジスタ３
゜からの電流によってトランジスタ３２に所定のスレシ
ュホールドレベルを設定している。
また、トランジスタ３６のコレクタがら取出される比較
器４の他方の反転出力は、トランジスタ３６とベースを
共通にしているトランジスタ３８からトランジスタ５４
のベース及びトランジスタ３２のコレクタに加えられて
いるとともに、トランジスタ４０からトランジスタ４２
のベースに加えられている。即ち、トランジスタ４２及
び抵抗４４は出力回路を構成し、出力端子４６からパル
ス出力を取出すことができる。また、電源端子４７には
駆動電圧Ｖｃｃが印加される。
器４の他方の反転出力は、トランジスタ３６とベースを
共通にしているトランジスタ３８からトランジスタ５４
のベース及びトランジスタ３２のコレクタに加えられて
いるとともに、トランジスタ４０からトランジスタ４２
のベースに加えられている。即ち、トランジスタ４２及
び抵抗４４は出力回路を構成し、出力端子４６からパル
ス出力を取出すことができる。また、電源端子４７には
駆動電圧Ｖｃｃが印加される。
基準電圧設定回路１４は、上限基準電圧Ｖ、及び下限基
準電圧ｖＬを設定するが、比較器４の比較出力に応動し
てその設定値を変更して比較器４にヒステリシス特性を
付与する。即ち、基準電圧設定回路１４は、抵抗４８．
５０の抵抗回路に、抵抗５２及びトランジスタ５４を付
加したものである。スイッチング素子としてのトランジ
スタ５４が不導通状態にある場合、抵抗４８．５０によ
って上限基準電圧Ｖｌ＋が設定され、トランジスタ５４
が導通した場合、抵抗５２の付加によって下限基準電圧
ｖＬが設定される。
準電圧ｖＬを設定するが、比較器４の比較出力に応動し
てその設定値を変更して比較器４にヒステリシス特性を
付与する。即ち、基準電圧設定回路１４は、抵抗４８．
５０の抵抗回路に、抵抗５２及びトランジスタ５４を付
加したものである。スイッチング素子としてのトランジ
スタ５４が不導通状態にある場合、抵抗４８．５０によ
って上限基準電圧Ｖｌ＋が設定され、トランジスタ５４
が導通した場合、抵抗５２の付加によって下限基準電圧
ｖＬが設定される。
また、コンデンサ１２にはスイッチング放電回路５１が
付加されており、このスイッチング放電回路５１は、入
力端子６８に加えられる入力パルスに応動してコンデン
サ１２の充電電圧を一定の放電時定数をもって除々に放
電させ、その端子電圧の変化によって比較器４の動作を
反転させる。
付加されており、このスイッチング放電回路５１は、入
力端子６８に加えられる入力パルスに応動してコンデン
サ１２の充電電圧を一定の放電時定数をもって除々に放
電させ、その端子電圧の変化によって比較器４の動作を
反転させる。
即ち、このスイッチング放電回路５１は、トランジスタ
５６．５８．６０．６２．６４で構成され、トランジス
タ５６のベースに形成された入力端子６６には定電流が
与えられる。また、トランジスタ６４のベースに形成さ
れた入力端子６８には、スイッチング放電回ｇ＆５１の
放電時間を設定するパルスが加えられる。トランジスタ
６４はスイッチング回路を構成し、端子６８が高電位と
なる区間、導通状態となり、トランジスタ５６からの定
電流を吸収する。トランジスタ５８．６０．６２は電流
反転回路を構成し、トランジスタ５６からの定電流に対
応してトランジスタ６２の電流吸収能力が設定されてい
る。この実施例では、トランジスタ６２のエミッタ面積
を大きく設定し、コンデンサ１２の放電電流値を設定し
ている。
５６．５８．６０．６２．６４で構成され、トランジス
タ５６のベースに形成された入力端子６６には定電流が
与えられる。また、トランジスタ６４のベースに形成さ
れた入力端子６８には、スイッチング放電回ｇ＆５１の
放電時間を設定するパルスが加えられる。トランジスタ
６４はスイッチング回路を構成し、端子６８が高電位と
なる区間、導通状態となり、トランジスタ５６からの定
電流を吸収する。トランジスタ５８．６０．６２は電流
反転回路を構成し、トランジスタ５６からの定電流に対
応してトランジスタ６２の電流吸収能力が設定されてい
る。この実施例では、トランジスタ６２のエミッタ面積
を大きく設定し、コンデンサ１２の放電電流値を設定し
ている。
以上の構成に基づき、その動作を第２図の動作波形を参
照して説明する。
照して説明する。
第２図において、Ａはコンデンサ１２の充放電波形、Ｂ
及びＣは出力パルス、Ｄは入力端子６８に加えられる入
力パルスを示している。
及びＣは出力パルス、Ｄは入力端子６８に加えられる入
力パルスを示している。
入力パルスが与えられない場合、入力端子６８は高電位
に維持されてトランジスタ６４は導通状態にあるため、
スイッチング放電回路５１の動作は停止状態にある。ま
た、初期状態では、基準電圧設定回路１４はトランジス
タ５４の導通により下限基準電圧ｖＬが設定されている
。
に維持されてトランジスタ６４は導通状態にあるため、
スイッチング放電回路５１の動作は停止状態にある。ま
た、初期状態では、基準電圧設定回路１４はトランジス
タ５４の導通により下限基準電圧ｖＬが設定されている
。
そこで、入力パルスが与えられ、トランジスタ６４が不
導通状態に移行すると、トランジスタ５Ｂが動作状態と
なり、コンデンサ１２はトランジスタ６２を介して放電
される。Ａにおいて、Ａ１はコンデンサ１２の放電によ
る端子電圧の推移を示し、この放電区間は入カバルス幅
で設定される。
導通状態に移行すると、トランジスタ５Ｂが動作状態と
なり、コンデンサ１２はトランジスタ６２を介して放電
される。Ａにおいて、Ａ１はコンデンサ１２の放電によ
る端子電圧の推移を示し、この放電区間は入カバルス幅
で設定される。
コンデンサ１２の端子電圧が下限基準電圧ｖＬを超えて
低下すると、比較器４のトランジスタ２０は不導通状態
となり、この出力はトランジスタ３６．４０．４２を介
して出力端子４６を高レベルに移行させる。このとき、
トランジスタ１８に電流が流れるため、トランジスタ３
２は導通状態となり、トランジスタ５４は不導通状態と
なるため、トランジスタ１６のベースには、下限基準電
圧ｖＬから矢印ａに示すように上限基準電圧Ｖ、が設定
される。
低下すると、比較器４のトランジスタ２０は不導通状態
となり、この出力はトランジスタ３６．４０．４２を介
して出力端子４６を高レベルに移行させる。このとき、
トランジスタ１８に電流が流れるため、トランジスタ３
２は導通状態となり、トランジスタ５４は不導通状態と
なるため、トランジスタ１６のベースには、下限基準電
圧ｖＬから矢印ａに示すように上限基準電圧Ｖ、が設定
される。
そして、入力パルスに応動してスイッチング放電回路５
１の動作が停止されると、コンデンサ】２は充電状態に
移行す乙。コンデンサ１２の端子電圧が上限基準電圧Ｖ
ｕを超えて上昇すると、比較器４のトランジスタ２０に
電流が流れ、トランジスタ１８には電流が流れなくなる
ため、比較器４の出力が反転し、出力端子４６は低電位
に移行する。この結果、第２図Ｂに示す出力パルスが発
生する。これは、サーボ制御回路において、誤差パルス
に対するパルスストレッチ出力となる。このとき、トラ
ンジスタ１日の出力電流に基づき、トランジスタ３２の
導通によって、トランジスタ５４が不導通状態に移行す
る結果、基準電圧設定回路１４の基準電圧は、下限基準
電圧Ｖｔ、から矢印すに示すように上限基準電圧Ｖ、に
切換えられる。
１の動作が停止されると、コンデンサ】２は充電状態に
移行す乙。コンデンサ１２の端子電圧が上限基準電圧Ｖ
ｕを超えて上昇すると、比較器４のトランジスタ２０に
電流が流れ、トランジスタ１８には電流が流れなくなる
ため、比較器４の出力が反転し、出力端子４６は低電位
に移行する。この結果、第２図Ｂに示す出力パルスが発
生する。これは、サーボ制御回路において、誤差パルス
に対するパルスストレッチ出力となる。このとき、トラ
ンジスタ１日の出力電流に基づき、トランジスタ３２の
導通によって、トランジスタ５４が不導通状態に移行す
る結果、基準電圧設定回路１４の基準電圧は、下限基準
電圧Ｖｔ、から矢印すに示すように上限基準電圧Ｖ、に
切換えられる。
このようにして比較器４には、その出力に応動して基準
電圧が変更されてヒステリシス特性が付与されるととも
に、下限基準電圧ＶＬの設定で、テントハンドが設定さ
れる。即ち、入力パルスがＤｌのようにパルス幅Ｔ＋で
与えられる場合には、コンデンサ１２の端子電圧は、破
線Ａ３で示す充電特性を持ち、下限基準電圧■Ｌに到達
しないため、比較器４は出力パルスを生じない。しかし
、大力パルスがＤｌのようにパルス幅Ｔ２になると、下
限基準電圧■Ｌに交差するため、コンデンサ１２の端子
電圧は、破線Ａ４で示す充電特性となり、比較器４の出
力が反転し、出力端子４６は第２図Ｃに示す最小パルス
を発生する。これは、デッドハンドを超える最小パルス
幅Ｐｕ＋となる。
電圧が変更されてヒステリシス特性が付与されるととも
に、下限基準電圧ＶＬの設定で、テントハンドが設定さ
れる。即ち、入力パルスがＤｌのようにパルス幅Ｔ＋で
与えられる場合には、コンデンサ１２の端子電圧は、破
線Ａ３で示す充電特性を持ち、下限基準電圧■Ｌに到達
しないため、比較器４は出力パルスを生じない。しかし
、大力パルスがＤｌのようにパルス幅Ｔ２になると、下
限基準電圧■Ｌに交差するため、コンデンサ１２の端子
電圧は、破線Ａ４で示す充電特性となり、比較器４の出
力が反転し、出力端子４６は第２図Ｃに示す最小パルス
を発生する。これは、デッドハンドを超える最小パルス
幅Ｐｕ＋となる。
このパルス発生回路は、デッドバンド、最小パルス幅、
パルスストレッチの機能を併せ持ち、従来の３組のワン
シシソト回路の設置に比較し、構成の簡略化とともに、
時定数回路を単一化できるため、外部接続用端子の削減
により、製造コストの低減とともに、ＩＣパッケージの
小型化が可能になる。
パルスストレッチの機能を併せ持ち、従来の３組のワン
シシソト回路の設置に比較し、構成の簡略化とともに、
時定数回路を単一化できるため、外部接続用端子の削減
により、製造コストの低減とともに、ＩＣパッケージの
小型化が可能になる。
なお、実施例では抵抗５２をトランジスタ５４のスイッ
チングで付加、解除を行うことにより極めて容易且つ簡
単な構成でヒステリシス特性を実現しているが、このよ
うな構成以外の回路手段でヒステリシス特性を実現して
も同等の効果が期待できる。
チングで付加、解除を行うことにより極めて容易且つ簡
単な構成でヒステリシス特性を実現しているが、このよ
うな構成以外の回路手段でヒステリシス特性を実現して
も同等の効果が期待できる。
また、実施例ではサーボ制御回路のパルス幅制御を例に
とって説明したが、この発明は各種のパルス制御回路、
基準パルス発生回路として利用することができる。
とって説明したが、この発明は各種のパルス制御回路、
基準パルス発生回路として利用することができる。
以上説明したようにこの発明によれば、構成の簡略化と
ともに外部端子並びに時定数設定用の部品の削減を図る
ことができる。
ともに外部端子並びに時定数設定用の部品の削減を図る
ことができる。
第１図はこの発明のパルス発生回路の実施例を示す回路
図、第２図はその動作波形を示す説明図である。 ４・・・比較器、８・・・抵抗、１２・・・コンデンサ
、１４・・・基準電圧設定回路、５１・・・スイッチン
グ放電回路。
図、第２図はその動作波形を示す説明図である。 ４・・・比較器、８・・・抵抗、１２・・・コンデンサ
、１４・・・基準電圧設定回路、５１・・・スイッチン
グ放電回路。
Claims (1)
- 【特許請求の範囲】 ＜１１ 抵抗を介して所定の電圧が加えられて充電され
るコンデンサと、このコンデンサを入力パルスに応動し
て除々に放電させるスイッチング放電回路と、前記コン
デンサの端子電圧が所定の基準電圧より低下又は上昇し
たことを検出して反転出力をする比較器と、この比較器
に設定する基準電圧を比較動作に応動して変更する基準
電圧設定回路とから構成したことを特徴とするパルス発
生回路。 （２）前記基準電圧設定回路は、上限基準電圧及び下限
基準電圧を設定する抵抗回路に、上下基準電圧及び下限
基準電圧に対応する抵抗値に切換えるスイッチング素子
を付加し、前記比較器の出力によってスイッチング素子
を動作させ、比較器にヒステリシス特性を付与すること
を特徴とする特許請求の範囲第１項に記載のパルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009779A JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009779A JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153217A true JPS60153217A (ja) | 1985-08-12 |
| JPH0611101B2 JPH0611101B2 (ja) | 1994-02-09 |
Family
ID=11729726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009779A Expired - Lifetime JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611101B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55144437U (ja) * | 1979-04-05 | 1980-10-16 | ||
| JPS58164309A (ja) * | 1982-03-25 | 1983-09-29 | Mitsubishi Electric Corp | パルス発生器 |
-
1984
- 1984-01-22 JP JP59009779A patent/JPH0611101B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55144437U (ja) * | 1979-04-05 | 1980-10-16 | ||
| JPS58164309A (ja) * | 1982-03-25 | 1983-09-29 | Mitsubishi Electric Corp | パルス発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611101B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2054543C (en) | Dc-dc converter of charge pump type | |
| US6373311B1 (en) | Oscillator and switch-over control circuit for a high-voltage generator | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
| JPH07336999A (ja) | 半導体集積回路の電源回路 | |
| JPS60259020A (ja) | 非再生形電圧制御式スイツチング半導体素子のタ−ンオフ電圧変化速度を制御する回路 | |
| JP2020124092A (ja) | スイッチング回路 | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US5770967A (en) | Device and method for controlling a power switch | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| CN111682865A (zh) | 张弛振荡器及片上芯片 | |
| JPS60153217A (ja) | パルス発生回路 | |
| US6121803A (en) | Pulse generator | |
| US20030184395A1 (en) | CR oscillation circuit | |
| CN114244277A (zh) | 一种精确控制占空比的集成振荡器 | |
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JP2003051740A (ja) | 半導体集積回路 | |
| JPH03210815A (ja) | Ｃｍｏｓ型出力回路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPH0378004B2 (ja) | ||
| JP2796866B2 (ja) | チャージポンプ回路 | |
| SU1088632A1 (ru) | Генератор импульсов напр жени | |
| US4644183A (en) | Pulse generator circuit | |
| JPH09261024A (ja) | スイッチング回路 | |
| CN120342211A (zh) | 一种可调节启动时间的软启动电路和启动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |