JPS60154564A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60154564A JPS60154564A JP59010695A JP1069584A JPS60154564A JP S60154564 A JPS60154564 A JP S60154564A JP 59010695 A JP59010695 A JP 59010695A JP 1069584 A JP1069584 A JP 1069584A JP S60154564 A JPS60154564 A JP S60154564A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bevel
- electrode film
- shaped
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は電力用ゲートターンオフ（ＧＴＯ）サイリスタ
あるいけパワートランジスタのように交互に異なる導電
形の複数層からなる半導体基板の表面層に主電極膜、表
面層に隣接する層に達するまで堀り込まれた凹面に補助
電極膜をそれぞれ有し基板外周部にベベル面が形成され
た半導体装置に関する。
あるいけパワートランジスタのように交互に異なる導電
形の複数層からなる半導体基板の表面層に主電極膜、表
面層に隣接する層に達するまで堀り込まれた凹面に補助
電極膜をそれぞれ有し基板外周部にベベル面が形成され
た半導体装置に関する。
この種の半導体装置では、半導体主面上に主電極膜と制
御電極膜とを有する。主電極膜に通電のための電極板を
接触させた時、この電極板が制御電極膜とは接触短絡す
ることの無いように、二つの電極膜の高さを変える目的
で半導体の一生面に凹凸を設けている。
御電極膜とを有する。主電極膜に通電のための電極板を
接触させた時、この電極板が制御電極膜とは接触短絡す
ることの無いように、二つの電極膜の高さを変える目的
で半導体の一生面に凹凸を設けている。
第１図にそのような半導体装置の例として電力用ＧＴＯ
の素子の平面図、第２図にその内部構造をカソード電極
板を含めての部分的な拡大断面図で示す。半導体基板１
は、ｐ形エミッタ（ｐＨ，。
の素子の平面図、第２図にその内部構造をカソード電極
板を含めての部分的な拡大断面図で示す。半導体基板１
は、ｐ形エミッタ（ｐＨ，。
形ベース（ｎ、）ｈｐ形ペース（ｐ８）およびｎ形エミ
ッタ（町）の４層を有しろう材３によシ支持板２に固着
されている。へ上にはゲート電極膜４％ｎ、上にはカソ
ード電極膜５が設けられ、カソードード８が接続されて
いる。カソード電極膜５上にカソード電極板６を置くの
は、電流が細いカソード電極膜５を横に流れて電圧降下
が生ずるのを防ぐためと、半導体内で生じた熱をカソー
ド電極板６を通して外部に放出するためであり、電力用
半導体装置で一般的に行われている方法である。ゲート
電極膜４とカソード電極膜５との下の半導体基板に凹凸
を形成してゲート電極膜を凹面１０に位置させ、二つの
電極間に段差を形成しであるため１両電極膜４，５がカ
ソード電極板６で短絡されることはない。ＧＴＯとして
は、カソード電極膜５をゲート電極膜４より高く構成し
た方が逆の場合より一般的であり、本発明も第２図のよ
うにゲート部類込みを行った、すなわちカソード電極板
６に対してカソード電極膜５は当接するが、ゲート電極
膜４は当接しない電極構造をもった半導体装置を対称と
している。
ッタ（町）の４層を有しろう材３によシ支持板２に固着
されている。へ上にはゲート電極膜４％ｎ、上にはカソ
ード電極膜５が設けられ、カソードード８が接続されて
いる。カソード電極膜５上にカソード電極板６を置くの
は、電流が細いカソード電極膜５を横に流れて電圧降下
が生ずるのを防ぐためと、半導体内で生じた熱をカソー
ド電極板６を通して外部に放出するためであり、電力用
半導体装置で一般的に行われている方法である。ゲート
電極膜４とカソード電極膜５との下の半導体基板に凹凸
を形成してゲート電極膜を凹面１０に位置させ、二つの
電極間に段差を形成しであるため１両電極膜４，５がカ
ソード電極板６で短絡されることはない。ＧＴＯとして
は、カソード電極膜５をゲート電極膜４より高く構成し
た方が逆の場合より一般的であり、本発明も第２図のよ
うにゲート部類込みを行った、すなわちカソード電極板
６に対してカソード電極膜５は当接するが、ゲート電極
膜４は当接しない電極構造をもった半導体装置を対称と
している。
第２図の構造のＧＴＯサイリスタにおいて、耐圧特性を
実現する上で最も問題となるのはｐｎ接合が表面に出る
外周部分である。一般に電力用半導体では、高い耐圧を
実現するためにｐｎ接合面に対して傾斜した表面を形成
した。いわゆるベベル構造をとるのが普通であり、特に
サイリスタでは順逆阻止耐圧を出すため、傾斜面１１．
１２を二段に形成した二段ベベル構造をとるものが多い
。
実現する上で最も問題となるのはｐｎ接合が表面に出る
外周部分である。一般に電力用半導体では、高い耐圧を
実現するためにｐｎ接合面に対して傾斜した表面を形成
した。いわゆるベベル構造をとるのが普通であり、特に
サイリスタでは順逆阻止耐圧を出すため、傾斜面１１．
１２を二段に形成した二段ベベル構造をとるものが多い
。
特に上段のベベルはネガティブベベルになるため通常１
０°以下の低い角度に作られる。
０°以下の低い角度に作られる。
第２図に示した従来のＧＴＯサイリスタに順電圧を印加
した場合のサイリスタ内部のｐｎ接合９の両側に空乏層
は点線１３．１４のように広がる。
した場合のサイリスタ内部のｐｎ接合９の両側に空乏層
は点線１３．１４のように広がる。
馬肉での空乏層に着目すると、ベベル部では内部より上
方迄伸びている。更に印加電圧を増大させると鎖線１５
．１６のようになり、ゲート電極膜４の作られた面１０
に達するとそれ以上印加電圧を増すことは出来ない。耐
圧をこれ以上に向上さ 。
方迄伸びている。更に印加電圧を増大させると鎖線１５
．１６のようになり、ゲート電極膜４の作られた面１０
に達するとそれ以上印加電圧を増すことは出来ない。耐
圧をこれ以上に向上さ 。
せるＫは、ベベル部の傾斜角を小さくし沿面長を長くす
る方法があるが、傾斜角を余り小さくするとベベル部分
が広くなり過ぎ半導体全体での通電できる面積が減少す
るため実用的でない。
る方法があるが、傾斜角を余り小さくするとベベル部分
が広くなり過ぎ半導体全体での通電できる面積が減少す
るため実用的でない。
＊８□１．、。ヶやヤ、よ、□６６．。。 １角を小さ
くすることなく耐圧を高めた半導体装置を提供すること
を目的とする。
くすることなく耐圧を高めた半導体装置を提供すること
を目的とする。
本発明による半導体装置においては半導体基板のベベル
形成部分には表面層を形成しないで隣接の異なる導電形
の層を主表面と同じ平面に達しているととＫより、空乏
層の伸びるととのできる範囲を拡大して上記の目的を達
成する。
形成部分には表面層を形成しないで隣接の異なる導電形
の層を主表面と同じ平面に達しているととＫより、空乏
層の伸びるととのできる範囲を拡大して上記の目的を達
成する。
以下本発明を実施例に基き説明する。第３図は本発明に
よるＧＴＯサイリスタの断面図であり、第２図と共通の
部分には同一符号が付されている。
よるＧＴＯサイリスタの断面図であり、第２図と共通の
部分には同一符号が付されている。
この場合は、半導体基板１の外周部分で２８層が半導体
基板１の上表面に迄伸びて居り、この部分にベベル面１
２が作られている。通常の電力用半導体では”＠＋ｐＢ
間の接合９の深さは６０〜１００μであり、ゲート部分
の凹面１０堀込み深さは２０〜３０μであるので、同一
傾斜角でベベルを作るとすれば沿面は２０〜３０％以上
長くできる。
基板１の上表面に迄伸びて居り、この部分にベベル面１
２が作られている。通常の電力用半導体では”＠＋ｐＢ
間の接合９の深さは６０〜１００μであり、ゲート部分
の凹面１０堀込み深さは２０〜３０μであるので、同一
傾斜角でベベルを作るとすれば沿面は２０〜３０％以上
長くできる。
第３図に示す構造を形成する方法は極めて容易である。
従来基板上表面から全面拡散によりｎ３層を形成してい
たのを外周部をマスクして拡散することによシ、ベベル
が形成される部分ではへ層を上表面に露出させておく。
たのを外周部をマスクして拡散することによシ、ベベル
が形成される部分ではへ層を上表面に露出させておく。
次にゲート部の凹面１０の、例えばエツチングによる堀
込みの際にも外周部をマスクしておくことにより ｎ
２６層が上表面と同じ平面に達したｔまの状態を残して
おく。そしてとの外周部に従来と同様な方法でベベルを
形成すればよい。
込みの際にも外周部をマスクしておくことにより ｎ
２６層が上表面と同じ平面に達したｔまの状態を残して
おく。そしてとの外周部に従来と同様な方法でベベルを
形成すればよい。
本発明は、従来表面層に隣接する異にる導電形の層まで
堀り込まれた凹面より下側で形成されていたベベル面を
、隣接層を主表面に露出させその部分に形成するもので
、これによりベベル傾斜角を小さくすることなくベベル
面を拡大することができ、通電面積をほとんど減少させ
ないで耐圧を向上できるので、ＧＴＯサイリスタあるい
はノくワートランジスタで主電極膜と制御電極膜との間
に段差のある半導体装置の特性向上に極めて有効である
。
堀り込まれた凹面より下側で形成されていたベベル面を
、隣接層を主表面に露出させその部分に形成するもので
、これによりベベル傾斜角を小さくすることなくベベル
面を拡大することができ、通電面積をほとんど減少させ
ないで耐圧を向上できるので、ＧＴＯサイリスタあるい
はノくワートランジスタで主電極膜と制御電極膜との間
に段差のある半導体装置の特性向上に極めて有効である
。
第１図はＧＴＯサイリスタ基板の平面図、第２図はカソ
ード電極膜を含めてのＧＴＯサイリスタの部分的縦断面
図、第３図は本発明の一実施例のＧＴＯサイリスタ基板
の部分的縦断面図である。 １・・・半導体基板、４・・・ゲート電極膜、５・・・
カソード電極膜、１０・・・凹面、１２・・・上部ベベ
ル面。 第１図 第２図 ３−ＸＪ。 ２」 第８図
ード電極膜を含めてのＧＴＯサイリスタの部分的縦断面
図、第３図は本発明の一実施例のＧＴＯサイリスタ基板
の部分的縦断面図である。 １・・・半導体基板、４・・・ゲート電極膜、５・・・
カソード電極膜、１０・・・凹面、１２・・・上部ベベ
ル面。 第１図 第２図 ３−ＸＪ。 ２」 第８図
Claims (1)
- １）交互に異なる導電形の複数層からなる半導体基板の
表面層に主電極膜、前記表面層に隣接する層に達するま
で掘り込まれた凹面に補助電極膜をそれぞれ有し、半導
体基板の外周部にベベル面が形成されるものにおいて、
ベベル部分には表面層が形成されず、表面層に隣接する
層が表面層上の主表面と同じ平面に達していることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010695A JPS60154564A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010695A JPS60154564A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154564A true JPS60154564A (ja) | 1985-08-14 |
Family
ID=11757416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010695A Pending JPS60154564A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06211437A (ja) * | 1993-01-20 | 1994-08-02 | Kansai Electric Power Co Inc:The | コード巻取り装置 |
| EP0923136B1 (de) * | 1997-10-24 | 2008-07-02 | ABB Schweiz AG | Abschaltthyristor mit Stopschicht |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617068A (en) * | 1979-07-20 | 1981-02-18 | Meidensha Electric Mfg Co Ltd | Turn-off thyristor |
| JPS58206155A (ja) * | 1982-05-25 | 1983-12-01 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-01-24 JP JP59010695A patent/JPS60154564A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617068A (en) * | 1979-07-20 | 1981-02-18 | Meidensha Electric Mfg Co Ltd | Turn-off thyristor |
| JPS58206155A (ja) * | 1982-05-25 | 1983-12-01 | Toshiba Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06211437A (ja) * | 1993-01-20 | 1994-08-02 | Kansai Electric Power Co Inc:The | コード巻取り装置 |
| EP0923136B1 (de) * | 1997-10-24 | 2008-07-02 | ABB Schweiz AG | Abschaltthyristor mit Stopschicht |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US3731164A (en) | Combined bipolar and field effect transistors | |
| JPH03250670A (ja) | 半導体装置及びその製造方法 | |
| JPS61182264A (ja) | 縦型ｍｏｓトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JPS60154564A (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH01215067A (ja) | 縦型絶縁ゲート電解効果トランジスタ | |
| JPH0476218B2 (ja) | ||
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JP4136372B2 (ja) | 半導体装置 | |
| JP2903452B2 (ja) | 電界効果トランジスタ | |
| JPS6128224B2 (ja) | ||
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| JP2001015770A (ja) | 電力用半導体素子 | |
| JP2003163352A (ja) | 半導体装置 | |
| JPS59132673A (ja) | Ｍｏｓトランジスタ | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPS59225567A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH01290265A (ja) | Ｍｏｓ型半導体装置 | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| JPH088419A (ja) | 半導体装置 | |
| JPH06232386A (ja) | 半導体装置 |