JPS60154596A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS60154596A JPS60154596A JP59010747A JP1074784A JPS60154596A JP S60154596 A JPS60154596 A JP S60154596A JP 59010747 A JP59010747 A JP 59010747A JP 1074784 A JP1074784 A JP 1074784A JP S60154596 A JPS60154596 A JP S60154596A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- gold
- chromium
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、コンビ瓢−夕などに用いられるＬ８工実装用
多層配線基板の構造に関する。
多層配線基板の構造に関する。
従来、Ｌ８Ｉ実装用多層配線基板は、外部との接続には
配線基板の配線表面に専用のパッドを必要とし、また絶
縁体はアルミナあるいは酸化蒜素などの無機絶縁体で形
成されたものであり、このよう力構・成・上バイアフィ
ル材料に社高温焼成用の厚膜導体ペーストが用いられて
いた。
配線基板の配線表面に専用のパッドを必要とし、また絶
縁体はアルミナあるいは酸化蒜素などの無機絶縁体で形
成されたものであり、このよう力構・成・上バイアフィ
ル材料に社高温焼成用の厚膜導体ペーストが用いられて
いた。
一方、ＬＳＩの高集積化に伴い接続ビン数は増加する傾
向が強く、配線表面に専用パッドを設ける従来の方法で
は、面積的にも限度を生じ、また無機絶縁体あるいはバ
イアフィル用厚膜導体ペーストの焼結には９００℃以上
の高温処理が必要となるため耐熱性の問題を生じ、さら
忙無機絶縁体特有の表面粗さや比誘電率が大きいなど微
細化および信頼性に多くの問題があった。
向が強く、配線表面に専用パッドを設ける従来の方法で
は、面積的にも限度を生じ、また無機絶縁体あるいはバ
イアフィル用厚膜導体ペーストの焼結には９００℃以上
の高温処理が必要となるため耐熱性の問題を生じ、さら
忙無機絶縁体特有の表面粗さや比誘電率が大きいなど微
細化および信頼性に多くの問題があった。
本発明は、外部接続に基板裏面のビンおよびポリイミド
絶縁体などを採用することＫより、高集積化をすること
ができ、さらに高信頼性および高品質を有する多層配線
基板を提供することを目的とする。
絶縁体などを採用することＫより、高集積化をすること
ができ、さらに高信頼性および高品質を有する多層配線
基板を提供することを目的とする。
本発明は、裏面に設けられた複数９個の接続ビンと、こ
の複数個の接続ビンと各々接続する内部スルーホールと
、抵抗の小さい広い面積をもつ共通型、位階とを有する
グリーンシート積層基板と、このグリーンシート積層基
板表面に配設された多層金属から成る導体層と、この導
体層の表面のあらかじめ定められた部分に複数個のバイ
アホールを有するポリイミド樹脂製の絶縁層と、上記バ
イアホールに埋設されたバイアフィルとにより構成され
た配線基板層が１層もしくは繰返し多層化され、この配
線基板層の最上面に多種金属から成る最上導体層を備え
た構造により構成され、高集積化することができ、その
信頼性および品質を高めることができることを特徴とす
る。
の複数個の接続ビンと各々接続する内部スルーホールと
、抵抗の小さい広い面積をもつ共通型、位階とを有する
グリーンシート積層基板と、このグリーンシート積層基
板表面に配設された多層金属から成る導体層と、この導
体層の表面のあらかじめ定められた部分に複数個のバイ
アホールを有するポリイミド樹脂製の絶縁層と、上記バ
イアホールに埋設されたバイアフィルとにより構成され
た配線基板層が１層もしくは繰返し多層化され、この配
線基板層の最上面に多種金属から成る最上導体層を備え
た構造により構成され、高集積化することができ、その
信頼性および品質を高めることができることを特徴とす
る。
導体層はクロム−パラジウム−金の５層金属を、バイア
フィルは金−ポリイミド材料を、最上導体層はクロム−
パラジウム−銅−ニツケルー金あるいはクロム−パラジ
ウム−銅を用いる仁とができる。
フィルは金−ポリイミド材料を、最上導体層はクロム−
パラジウム−銅−ニツケルー金あるいはクロム−パラジ
ウム−銅を用いる仁とができる。
次に本発明実施例を図面に基づいて説明する。
図は本発明実施例多層配線基板の構成を示す断 、：面
図で、導体３層の場会を示したものである。本発明多層
配線基板は、裏面に複数個の接続ビン１２をもち、内部
にこの複数個の接続ビン１２と各々接続されるスルーホ
ール２０３および導体抵抗の少い広い面積のアース層あ
るいは１源層１０４を有するクリーンシート積層基板１
１．、）にクロム（Ｏｒ）−パラジウム（ｐａ ）−金
（Ａｕ ）の３贋金Ｍ６から成る第１導体層１０１が配
設されている。
図で、導体３層の場会を示したものである。本発明多層
配線基板は、裏面に複数個の接続ビン１２をもち、内部
にこの複数個の接続ビン１２と各々接続されるスルーホ
ール２０３および導体抵抗の少い広い面積のアース層あ
るいは１源層１０４を有するクリーンシート積層基板１
１．、）にクロム（Ｏｒ）−パラジウム（ｐａ ）−金
（Ａｕ ）の３贋金Ｍ６から成る第１導体層１０１が配
設されている。
この第１導体層のあらかじめ定められた部分に複数個の
バイアホールを有するポリイミド樹脂製の＠１ポリイミ
ド絶縁層３０１が積層され、上記バイアホールには、金
（Ａｕ）−ポリイミド材料から成るバイアフィル２０１
が埋設されている。
バイアホールを有するポリイミド樹脂製の＠１ポリイミ
ド絶縁層３０１が積層され、上記バイアホールには、金
（Ａｕ）−ポリイミド材料から成るバイアフィル２０１
が埋設されている。
以上を一つの層として、さらに上記第１ポリイミド絶縁
層３０１の上面には上記第１導体層１０１と同じ材質の
第２導体層１０２が配設され、この第２導体層１０２の
あらかじめ定められた部分に複数個のバイア一−ルを有
するボ・ｊイミド樹脂製の第２ポリイミド絶縁層３０２
が積層され、その上の所定の位＃に複数個の最上導体層
１０３が配設された構造罠なっている。
層３０１の上面には上記第１導体層１０１と同じ材質の
第２導体層１０２が配設され、この第２導体層１０２の
あらかじめ定められた部分に複数個のバイア一−ルを有
するボ・ｊイミド樹脂製の第２ポリイミド絶縁層３０２
が積層され、その上の所定の位＃に複数個の最上導体層
１０３が配設された構造罠なっている。
以上Ｆｉｓ層の例を示したものであるが、その層の数ｋ
ｉ必ず６本この実施例に限宇され６本のではない。
ｉ必ず６本この実施例に限宇され６本のではない。
上記グリーンシート積層基板１１は、その主成分が酸化
アルミ（ＡＬ２０． ）、酸化珪素（Ｓ１０２）などで
あり、厚さ社１箇〜５ｖｍである。ＧＮＤ層あるいは電
源層１０４は導体抵抗が少く、かつ広い面積をもつ材料
嘉使用され、スルーホール２０３けモリブデン（Ｍｏ）
などで形成されている。
アルミ（ＡＬ２０． ）、酸化珪素（Ｓ１０２）などで
あり、厚さ社１箇〜５ｖｍである。ＧＮＤ層あるいは電
源層１０４は導体抵抗が少く、かつ広い面積をもつ材料
嘉使用され、スルーホール２０３けモリブデン（Ｍｏ）
などで形成されている。
また接続ビン１２はモリブデン（ＭＯ）材にニッケル（
Ｎ１）メッキ、金（Ａｕ）メッキが施され、裏面全域に
わたって接続ビンの実装が可能となるために高密度に接
続ビンを配置す石ことができ、５０〜５０ビン／ｃ１１
１のビン配列が可能である。
Ｎ１）メッキ、金（Ａｕ）メッキが施され、裏面全域に
わたって接続ビンの実装が可能となるために高密度に接
続ビンを配置す石ことができ、５０〜５０ビン／ｃ１１
１のビン配列が可能である。
第１および第２導体層１０１ 、１０２はクロム（Ｏｒ
）−パラジウム（Ｐｄ）−金（ＡＬＬ）の３層構造でそ
の厚さは５００Ａ〜５ｏｏｏｏ Ｘである。また最上導
体層１０３は主としてＬＳＩチップボンデングパッドな
どに用いられるため、クロム（Ｏｒ）−パラジウム（ｐ
ａ） −銅（Ｏｕ）、の構成としｓｕ／Ｐｂ系はんだ性
用パッドとして、あるいはクロム（（３ｒ ）−パラジ
ウム（、ｐａ） −’銅（Ｏｕ）−ニッケル（Ｎ１）−
金（ムＵ）などを有する構成としＡｕ−Ａｕ Ｔｏボン
デンダ用パッドとしてその目的によって使いわけるメタ
ル構成になっている。
）−パラジウム（Ｐｄ）−金（ＡＬＬ）の３層構造でそ
の厚さは５００Ａ〜５ｏｏｏｏ Ｘである。また最上導
体層１０３は主としてＬＳＩチップボンデングパッドな
どに用いられるため、クロム（Ｏｒ）−パラジウム（ｐ
ａ） −銅（Ｏｕ）、の構成としｓｕ／Ｐｂ系はんだ性
用パッドとして、あるいはクロム（（３ｒ ）−パラジ
ウム（、ｐａ） −’銅（Ｏｕ）−ニッケル（Ｎ１）−
金（ムＵ）などを有する構成としＡｕ−Ａｕ Ｔｏボン
デンダ用パッドとしてその目的によって使いわけるメタ
ル構成になっている。
第１および＠２ポリイミド絶縁層３０１ 、３０２は導
体層間の絶縁の機能を有し、その材料はポリイミド樹脂
が用いられ、これは低温プロセスで形成することができ
、また表面粗さが非常に小さく、低誘電率でかつ高抵抗
の絶縁膜を形成することができる。
体層間の絶縁の機能を有し、その材料はポリイミド樹脂
が用いられ、これは低温プロセスで形成することができ
、また表面粗さが非常に小さく、低誘電率でかつ高抵抗
の絶縁膜を形成することができる。
またスルーホール２０３はフォトリングラフィ技術が使
われるために孔径の微細化がはかれ、このスルーホール
２０３には金（Ａｕ）−ポリイミド材のバイアフィル２
０１ 、２０２が埋められている。
われるために孔径の微細化がはかれ、このスルーホール
２０３には金（Ａｕ）−ポリイミド材のバイアフィル２
０１ 、２０２が埋められている。
配線基板の多層化を行うプロセスにおいては、各層のス
テップカバリッジを保証するために、このバイアフィル
２０１ 、２０２が必要であり、スルーホー ル２０３
の導体抵抗、バイアフィルの形状および密着性などは金
（Ａｕ）粒子とポリイミド樹脂の混会の割合によってコ
ントロールすることができる。
テップカバリッジを保証するために、このバイアフィル
２０１ 、２０２が必要であり、スルーホー ル２０３
の導体抵抗、バイアフィルの形状および密着性などは金
（Ａｕ）粒子とポリイミド樹脂の混会の割合によってコ
ントロールすることができる。
本発明は単位面積当りのビンの配列が高密度にでき、絶
縁性、導電性の高い材料を用いることによって多層化を
可能にしたもので、多ぐの配線を小さな一つの基板でで
きるところに特徴がある。
縁性、導電性の高い材料を用いることによって多層化を
可能にしたもので、多ぐの配線を小さな一つの基板でで
きるところに特徴がある。
以上説明したように本発明によれば、多層配線基板の構
成を変え、外部接続に基板裏面のピンおよびポリイミド
絶縁体などを採用することＫよって、従来の構成では不
可能であった高集積化かでき、さらに＠頼性および品質
をより高めることができるなどの優れた効果がある。
成を変え、外部接続に基板裏面のピンおよびポリイミド
絶縁体などを採用することＫよって、従来の構成では不
可能であった高集積化かでき、さらに＠頼性および品質
をより高めることができるなどの優れた効果がある。
図は本発明実施例多層配線基板の構成を示す断面図。
１１・・・グリーンシート積層基板、 １２・・・接続
ビン、１０１・・・第１導体層、１０２・・・第２導体
層、１０３・・・最上導体層、１０４・・・ＧＮＤ層／
層温電源層０１ 、２０２・・・ １バイアフイル、２
０３・・・スルーホール、３０１・・・第１ポリイミド
絶縁層、３０２・・・第２ポリイミド絶縁層。
ビン、１０１・・・第１導体層、１０２・・・第２導体
層、１０３・・・最上導体層、１０４・・・ＧＮＤ層／
層温電源層０１ 、２０２・・・ １バイアフイル、２
０３・・・スルーホール、３０１・・・第１ポリイミド
絶縁層、３０２・・・第２ポリイミド絶縁層。
Claims (1)
- 【特許請求の範囲】 （リ 裏面に設けられた複数個の接続ビンと、この複数
個の接続ピンと各々接続する内部スルーホールと、抵抗
の小さい広い面積をもつ共通電位層とを有するクリーン
シート積層基板と、 仁のグリーンシート積層基板表面に配設された多層金属
から成る導体層と、 仁の導体層の表面のあらかじめ定められた部分に複数個
のバイアホールを有するポリイミド樹脂製の絶縁層と、 上記バイアホールに埋設されたバイアフィルトにより構
成された配線基板層が１層もしくは繰返し多層化され、 この配線基板層の最上面に多種金属から成る最、上導２
体層を備えた構造を特徴とする多層配線基板。 （２）上記導体層はクロム−パラジウム−金の３層金属
である特許請求の範囲第（１）項に記載の多層配線基板
。 （３） 上記バイアフィルは金−ポリイミド材料から成
る特許請求の範囲第（１）項に記載の多層配線基板。 （４） 上記最上導体層はクロム−パラジウム−銅−ニ
ッケルー金−あるいはクロムーバ２ジウムー銅から成る
特許請求の範囲第（１）項に記載の多層配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010747A JPS60154596A (ja) | 1984-01-23 | 1984-01-23 | 多層配線基板 |
| FR8500926A FR2558643B1 (fr) | 1984-01-23 | 1985-01-23 | Substrat de cablage a couches multiples |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010747A JPS60154596A (ja) | 1984-01-23 | 1984-01-23 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154596A true JPS60154596A (ja) | 1985-08-14 |
Family
ID=11758897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010747A Pending JPS60154596A (ja) | 1984-01-23 | 1984-01-23 | 多層配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60154596A (ja) |
| FR (1) | FR2558643B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185502A (en) * | 1989-12-01 | 1993-02-09 | Cray Research, Inc. | High power, high density interconnect apparatus for integrated circuits |
| US5127986A (en) * | 1989-12-01 | 1992-07-07 | Cray Research, Inc. | High power, high density interconnect method and apparatus for integrated circuits |
| IT202000026900A1 (it) * | 2020-11-11 | 2022-05-11 | Univ Degli Studi Milano | Dispositivo elettronico di calcolo per la generazione di funzioni booleane e relativo modulo conduttivo |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3029382A1 (de) * | 1980-08-01 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Aufbau von metallschichten und verfahren zur herstellung dieses aufbaus |
| JPS57126154A (en) * | 1981-01-30 | 1982-08-05 | Nec Corp | Lsi package |
-
1984
- 1984-01-23 JP JP59010747A patent/JPS60154596A/ja active Pending
-
1985
- 1985-01-23 FR FR8500926A patent/FR2558643B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2558643B1 (fr) | 1987-11-13 |
| FR2558643A1 (fr) | 1985-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JPS6348172B2 (ja) | ||
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| JP2011139083A (ja) | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JP2006210911A (ja) | 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム | |
| US6676784B2 (en) | Process for the manufacture of multilayer ceramic substrates | |
| JPH1174645A (ja) | 多層セラミック基板の製造方法 | |
| JP3465629B2 (ja) | 電子部品実装回路基板 | |
| JP2004304158A (ja) | コンデンサ、半導体素子付きコンデンサ、コンデンサ付き基板、半導体素子とコンデンサと基板とからなる構造体、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPS62165350A (ja) | 多層配線基板 | |
| JPH06112355A (ja) | セラミックパッケージ | |
| JPS5815264A (ja) | マルチチツプパツケ−ジ | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JPH0513560B2 (ja) | ||
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPH025028B2 (ja) | ||
| JPS621258A (ja) | マルチチツプパツケ−ジ | |
| JPH025027B2 (ja) | ||
| JPH10242322A (ja) | 半導体パッケージ | |
| JPH09199857A (ja) | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート | |
| JP3234045B2 (ja) | 多層配線基板 |