JPS6016021Y2

JPS6016021Y2 - リレ−制御回路

Info

Publication number: JPS6016021Y2
Application number: JP14014578U
Authority: JP
Inventors: 真一長谷部; 茂木本
Original assignee: 日本マランツ株式会社
Priority date: 1978-10-12
Filing date: 1978-10-12
Publication date: 1985-05-20
Also published as: JPS5557248U

Description

【考案の詳細な説明】本考案は、メイン・アンプ、プリ・アンプ、レシーバ等
におけるリレー制御回路、特に、電源ＯＮ、ＯＦＦ時
のホップス・ノイズの防止と、アンプ等の出力に直流電
圧が発生した時にそれを遮断する回路の改良に係るもの
である。

本考案は、従来のこの種回路の欠点、即ち、電源ＯＦＦ
直後に再度ＯＮシた際の動作不良を改良しようとするも
のである。

以下図面について説明する。

このリレー制御回路は、第１と第２の２つの制御回路１
，２の結合からなり、第１の制御回路１にリレーＬ１が
接続され、該リレーｈがメイン・アンプ、プリ・アンプ
、レシーバ等（以下アンプ等という）の出力回路をＯＮ
、ＯＦＦする。

第１の制御回路１は、増幅用トランジスタＱ２とスイッ
チングトランジスタＱ３とがダーリントン接続され、そ
の前段０２の入力側に十Ｂ電圧が抵抗Ｒ６，Ｒ５を以て
適値で印加されるよう構成されたスイッチング回路と、
上記抵抗Ｒ６，Ｒ５に遅延コンデンサＣ２が接続されて
、その抵抗とコンデンサとで構成されたＣＲ遅延回路と
からなり、スイッチング回路の後段のトランジスタＱに
、これの作動で上記リレーＬ１に印加の十Ｂ電圧がＯＮ
、ＯＦＦされるよう該リレーＬ□が接続されている。

なお、図中ＱはリレーｈのＯＦＦ時の逆起電力防止用ダ
イオードである。

この第１の制御回路１には、アンプ等の電源ＯＮと同時
に十Ｂ電圧が供給されるので、その瞬間から抵１１３を
介して遅延コンデンサＣ２に充電が開始され、所定の電
位以上にまで充電されると、増幅用トランジスタＱ２が
働き、スイッチングトランジスタＱ３がＯＮして、リレ
ーＬ１がＯＮとなる。

つまり、遅延回路により一定時間経過後にスイッチング
回路が働いて、リレー杭がＯＮする。

従って、電源ＯＮの時点では、未だリレーＬ１がＯＦＦ
であり、アンプ等の出力回路がＣＦＦであって、該出力
回路にポップス◆ノイズが現れない。

次に、アンプ等の電源ＯＦＦの際には、ＯＦＦの瞬間に
十Ｂ電圧がリレーＬ及びトランジスタＱ３を通って放電
されるので、十Ｂ電圧が残留することはなく、ＯＦＦと
同時にリレー島もＯＦＦ［、、従って、電源ＯＦＦ時に
もホップス・ノイズが現われない。

第２の制御回路２は、専らアンプ等の出力回路に直流電
圧が発生した時に作動するものであり、入力端３にアン
プ等の出力回路から直接的に信号を受け、該信号中に含
まれる直流電圧（異常電圧）で作動するものである。

該第２の制御回路２は、スイッチングトランジスタＱ、
を主体とし、該トランジスタＱ□の入力側へ上記直流電
圧が抵抗Ｒ１，、Ｒ３，Ｒ１を以て適値で印加されるよ
うにすると共に、その出入側へも抵抗Ｒ１，Ｒ２を介し
て供給されるよう構成されている。

つまり、図において、抵抗Ｒ１，Ｒ２，Ｒ３が比較的高
い値に、抵抗Ｒ１が比較的低い値に設定されて、スイッ
チングトランジスタＱ１がアンプ等の出力回路から受け
た信号中に含まれる正の直流電圧（異常電圧）でＯＮす
るよう設定されている。

そして、スイッチングトランジスタＱ□の出力側は、上
記第１の制御回路１の増幅用トランジスタＱ２の入力側
に、スイッチングトランジスタＱ１のＯＮにより、また
、入力端３に導入した信号中に含まれる負の直流電圧（
異常電圧）を抵抗Ｒ１，Ｒ２を介して供給することによ
り該トランジスタＱ２をカットオフさせるように接続さ
れている。

なお、Ｃ１はスイッチングトランジスタＱ１の入力側に
接続の、交流信号によるリレーＬ□のチャタリング防止
のための、フィルタ用コンデンサである。

上記第２の制御回路２は、アンプ等が作動中、即ち、第
１の制御回路１でリレーｈがＯＮＬ、、アンプ等の出力
回路がＯＮとなり、該出力回路に出力信号（交流）が流
れている状態にある際、該出力回路に何等かの異状が生
じて正の直流電圧が発生すると、入力端３からこれを導
入して、スイッチングトランジスタＱ□がＯＮし、また
、負の直流電圧が発生すると、これを導入して抵抗Ｒ□
、Ｒ２を介して第１の制御回路１へ送り、従って、第１
の制御回路１のスイッチング回路がカットオフ状態とさ
れて、リレーＬがＯＦＦされ、出力回路がＯＦＦされ、
保護される。

しかしながら、上述のリレー制御回路では、アンプ等の
出力回路の接続負荷（機器）により、リレーＬ□のＯＦ
Ｆの瞬間に、出力回路中にそのＯＦＦに伴い直流、交流
、或いは、パルス等が発生し、これが第２の制御回路２
にもたらされ、且つこれが急速に減少しないため、これ
により第１の制御回路１の遅延コンデンサＣ２が充電さ
れてしまい、リレーＬ１のＯＦＦ、つまり、アンプ等の
電源ＯＦＦと共に第１の制御回路１においてトランジス
タＱ２．Ｑ３及び抵抗Ｒ５を介して急速に放電されてし
まうはずの遅延コンデンサＣ２の電荷がなかなか減少せ
ず、充分に放電するまでに数秒〜十数秒かかる。

従って、その間に再度アンプ等の電源をＯＮすると、第
１の制御回路のＣＲ遅延回路が充分作用せず、ホップス
・ノイズが生じてしまう欠点がある。

本考案は、斯る従来の欠点を除去しようとするものであ
り、第２図はその実施例である。

この第２図のものは、第１図の如き回路において、第２
の制御回路２の抵抗Ｒ２からスイッチングトランジスタ
Ｑ□の出力側に至る間に直流阻止用ダイオードｑを介入
し、また、該ダイオードｑと抵抗Ｒ２の間において交流
信号によるリレーｈのチャタリング防止のためのフィル
タ用コンデンサＣ３を接続したものである。

これによって、入力端３側から遅延コンデンサＣ２へと
もたらされる充電電圧が阻止されるため、アンプ等の電
源ＯＦＦ直後に再度ＯＮＥ、でも、リレーＬの動作の遅
延時間に悪影響を受けることなく、常に一定に保つこと
ができる。

本考案よれば、上述のように、アンプ等において電源Ｏ
ＦＦ直後に再度ＯＮしても、リレーの遅延時間が変動せ
ず、従って、その再度のＯＮに際してホップス・ノイズ
を生ずることはない。

【図面の簡単な説明】

第１図は従来の回路図、第２図は本案実施例の回路図で
ある。１・・・・・・第１の制御回路、２・・・・・・第２の
制御回路、Ｑｌ、Ｑ２．Ｑ３・・・・・・トランジスタ
、Ｑｌ、Ｑ５・・・・・・ダイオード、Ｃ□、Ｃ２，Ｃ
３・・・・・・コンデンサ、Ｒ１゜Ｒ２，Ｒ３，Ｒ４，
Ｒ６，Ｒ６・・・・・・抵抗、Ｌ□・・・・・・リレー
。

Claims

【実用新案登録請求の範囲】

遅延コンデンサＣ２及び抵’ｊＮｉ＜、−ＲｅによるＣ
Ｒ遅延回路とトランジスタＱ２．Ｑ３によるスイッチン
グ回路とで構成されて、電源電圧が供給されると所定時
間経過後にリレーをＯＮさせる第１の制御回路１と、コ
ンデンサＣ１、抵抗Ｒ３，Ｒ４、トランジスタＱ、によ
るスイッチング回路で構成されて、入力端子３にアンプ
等の出力回路から異状直流電圧を得てＯＮすると共にこ
れにより上記第１の制御回路を制御して上記リレーをＯ
ＦＦさせる第２の制御回路２からなるリレー制御回路に
おいて、入力端子３に正の電圧が発生した際、その正の
電圧が上記遅延コンデンサＣ２に印加されることを阻止
し、且つ、その正の電圧により第２の制御回路２のトラ
ンジスタＱ１をＯＮさせて第１の制御回路１を動作させ
るように、また入力端子３に負の電圧が発生した際、そ
の負の電圧により第１の制御回路１を動作させるように
、入力端子３と第１の制御回路１との間にダイオード５
を配したことを特徴とするリレー制御回路。