JPS6016054B2 - リレ−駆動回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、電子制御機器等に使用されるリレーの駆動
回路に関する。

通常の多くのリレー駆動回路は、リレー駆動期間中継続
して感動電流を流し得る充分高い電圧を印加する構成で
あるが、周知のように動作状態を保持するに必要な保持
電流の１／２塁度であり、この点を考えると、上記従来
の構成では動作継続期間において無駄に電力消費をして
いる。

この電力消費を節減するように配慮したりレー駆動回路
として、従来第１図に示すものがある。

この回路は、直流電源ラインＶｏとＧＮＤ間に、リレー
１およびサージ吸収用ダイオード２の並列回路と、コン
デンサ３および抵抗４の並列回路と「スイッチング用の
トランジスタ５を直列に接続している。初期状態にては
コンデンサ３は充電されておらず、その状態にて第２図
に示すように、トランジスタ５のベースに印加される入
力信号Ｖ，Ｎが高レベルになると、トランジスタ５がオ
ンし、リレー１に駆動電流が流れるのである。その際に
コンデンサ３が除々に充電されるため、リレー１の端子
間電子電圧ＶＲは、第２図に示すように「最初は充分に
高い値Ｖ２でリレー１を動作させ、その後は徐々に低下
して「リレー１の動作状態を保つに必要な低い値Ｖ，と
な、余分な電力消費を防いでいる。しかし、第１図の回
路では、例えば入力信号Ｖ，Ｎがノイズ等の何らかの原
因で第２図に示ように微少時間だけ低レベルになり、こ
れを受けてトランジスタ５が微小時間だけオフした場合
、リレー１の端子間電圧ＶＲは、第２図に示すように、
トランジスタ５がオフしたときほぼＯＶになり、トラン
ジスタ５がすぐにオンしても、そのオフ時間が短かくて
コンデンサ３はほとんど放電しないため、電圧ＶＲはリ
レー１を動作させるに必要な電圧Ｖ２まで上昇しない。

そのため、一旦リレー１の接点が復帰してしまうと、そ
の直後にトランジスタ５が再びオンしても、リレー１が
動作しないのである。このような誤動作は、回路全体の
瞬時停電やりレー１に加わる機械的ショックにより、リ
レー１の接点が復帰した場合にも生じる。この発明は上
述した従来の問題点に鑑みなされたもので、その目的と
するところは、ＩＪレー動作後に印加電圧を低下させる
省電力形の回路で、何らかの誤動作によってリレー駆動
が瞬時中断しても、リレー接点が復帰したままにならな
いようにしたりレー駆動回路を提供することにある。以
下、この発明の実施例を図面に基づいて詳細に説明する
。第３図はこの発明に係るリレー駆動回路の概略構成を
示すブロック図で、第４図はその臭体的回路例を示す図
である。

第３図に示すように、この発明のリレー駆動回路はトー
端が直流電源の一方の極Ｖｏに接続されたりし−亀０と
、このリレー１０の池端に直列に接続された分圧素子１
１と、この分圧素子１１の他端と上記直流電源の他方の
極ＧＮＤ間に直列に接続され、リレー駆動入力信号Ｖ，
Ｎを受けてオンくオフ制御される第１のスイッチング素
子１２と、上記分圧素子１１と並列に接続された第２の
スイッチング素子１３と、上記第１のスイッチング素子
１２がオンしたとき発振を開始しｔその発振出力によっ
て上記第２のスイッチング素子を比較的長い周期で短時
間づつオンさせる発振回路１４とを備え、上記第１のス
イッチング素子１２がオンとなるリレー駆動期間におい
てト上記第２のスイッチング素子１３がオフのとき上記
ＩＪレー１川こ比較的小さな電圧が印加され、上記第２
のスイッチング素子ｉ３がオンのとき上託りレー１０に
比較的大きな電圧が印放されることを特徴とするもので
ある。

具体的回路例を示す第４図において、上記分圧素子とし
て抵抗１１が用いられ、上記第１および第２のスイッチ
ング素子としてそれぞれＮＰＮトランジスタ１２，１３
が用いられ「上記発振回路としてＰＵＴ（プログラマフ
ル・ユニジヤンクション・トランジスタ）１５を中心と
する弛張発振回路１４が用いられている。

また、１６はリレー１０のサージ吸収用のダイオード、
１７，１８はトランジスタ１２のベースバイアス回路用
の抵抗である。弛張発振回路１４において、ＰＵＴ１
５のゲ−トには直流電源ＶｏとＧＮＤ間の直列接続され
た抵抗１９と２０の穣糠点から一定の電圧ＶＧが印加さ
れ、ＰＵＴ１５のアノードには直流電源ＶｏとＧＮＤ間
に直列接続された抵抗２１とコンデンサ２２の接続点の
電圧Ｖ＾が印加され、ＰＵＴ１５のカソードは直列接続
された抵抗２３，２４を介して第１のトランジスター２
のコレクタ側に接続されており、この両抵抗２３，２４
の接続点から取出される発振出力ＶＫが第２のトランジ
スタ１３のベースに印加される。

次に、上記のごとく構成されたりレー駆動回路の動作を
、その各部の動作波形を示す第５図に従って説明する。

入力信号Ｖ・Ｎが低レベルになっている非駆動状態にて
は、勿論トランジスタ１２がオフで、リレー１川ま駆動
されないとともに、ＰＵＴ１５のカソード回路も遮断さ
れているので、この発振回路１４を動作せず、コンデン
サ２２は充分に充電されている。そこで、入力信号ＶＩ
Ｎが高レベルになり、トランジスタ１２がオンすると、
発振回路１４が動作を開始し、その発振出力ＶＫによっ
てトランジスタ１３がオン、オフされ、トランジスタ１
３がオンのときにはリレー１０の駆動電流はトランジス
タ１３，１２を通して流れ、トランジスタ１３がオフの
ときにはリレー１０の駆動電流は抵抗１１、トランジス
タ１２を通して流れる。

これを発振回路１４の詳細な動作とともに説明する。

まずトランジスタ１２がオンすると、コン０デンサ２２
は既に充分に充電されているので、すぐにＰＵＴ１ ５
のカソード電流が抵抗２３，２４、トランジスタ１２を
通して流れ、発振パルス幅△ｔ時間後にＰＵＴ１ ５は
カットオフする。ＰＵＴ１５のカソード電流が流れてい
る間は発振タ出力ＶＫは高レベルであり、そのときトラ
ンジスタ１ ３はオンする。しかしＰＵＴがカットオフ
すると、発振出力ＶＫは低レベルとなり、そのときトラ
ンジスタ１３はオフする。また、ＰＵＴ１５がカットオ
フすると、コンデンサ２２が徐々に充０軍され、アノー
ド電圧Ｖ＾がゲート電圧ＶＧで決められた一定値に達し
たとき、ＰＵＴ１５が再びオンする。このようにして「
発振回路１４は比較的長い周期で短時間△ｔづつトラン
ジスタ１３をオンにする。タ リレー１０と抵抗１ １
の接続点の電圧Ｖｃは、第５図に示すように、トランジ
スタ１３がオンのときには低く、トランジスタ１３がオ
フのときには高くなる。

従って、リレー１０の端子間電圧（Ｖ。−Ｖｃ）は「ト
ランジスタ１３がオンのとき０にはリレー１０を動作さ
せ得る充分高い値Ｖ２となり、トランジスタ１３がオフ
のときにはリレー１０の動作状態を保持するに足る低い
値Ｖ，となり、駆動継続期間中の電力消費が必要以上に
多くなるのを防止している。この省電力効果は、発振回
路１４の電力消費を差し引いても充分大きなものである
。また第５図に示すように、リレー駆動期間中に例えば
瞬時停電が生じ、リレー１０の駆動が短時間遮断されて
、接点が復帰した場合でも、駆動が再開されれば、発振
回路１４の発振動作も再開され、再開後の最初の発振出
力ＶＫのパルスによりトランジスタ１３がオンし、リレ
ー１０に充分に高い電圧Ｖ２が印加されるので、必ずリ
レー１０は動作し、接点が復帰したままになることはな
い。なお、上記分圧素子１１は定電圧ダイオード等でも
良く、スイッチング素子１２，１３としては各種のもの
が使用でき、また発振回路１４は第４図に示したものに
限定されないのは勿論である。

以上詳細に説明したように、この発明に係るＩＪし−駆
動回路によれば、リレーの駆動継続期間における必要以
上に大きな電力消費をなくすことができるとともに、ノ
イズや瞬時停電や機械的ショック等により、リレー駆動
期中にその接点が一時点に復帰しでも、接点が復帰した
ままになることを防止することができ。

【図面の簡単な説明】

第１図は従来のリレー駆動回路を示す図、第２図はその
要部の動作波形図、第３図はこの発明のリレー駆動回路
のブロック図、第４図はこの発明のリレー駆動回路の具
体的一実施例を示す図、第５図は第４図における要部の
動作波形図である。 １０・・・・・・リレー、１１・・・…分圧素子、１２
・・・・・・第１のスイッチング素子、１３・…・・第
２のスイッチング素子、１４・・・・・・発振回路。 第１図 第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. １ リレーと分圧素子と第１のスイツチング素子とから
   なる直列回路と、この直列回路が接続される直流電源と
   、前記分子圧素子に並例に接続される第２のスイツチン
   グ素子と、前記第１のスイツチング素子が導通状態のと
   き比較的長い周期で短時間前記第２のスイツチング素子
   を導通状態にする発振出力を導出する発振回路とを備え
   たリレー駆動回路。