JPS60160698A - 多層セラミツク基板 - Google Patents
多層セラミツク基板Info
- Publication number
- JPS60160698A JPS60160698A JP1641684A JP1641684A JPS60160698A JP S60160698 A JPS60160698 A JP S60160698A JP 1641684 A JP1641684 A JP 1641684A JP 1641684 A JP1641684 A JP 1641684A JP S60160698 A JPS60160698 A JP S60160698A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- external electrode
- silver
- paste
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 description 8
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 6
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層セラミック基板に関し、特にその外部電極
の改良に関するものである。
の改良に関するものである。
近年、コストパフォーマンスという観点から多層セラミ
ック基板の導体ペーストとして、高価な金ペーストの代
わりに、安価な銀−パラジウム系ペーストや、銀−白金
系ペーストなどを用いることが試みられている。
ック基板の導体ペーストとして、高価な金ペーストの代
わりに、安価な銀−パラジウム系ペーストや、銀−白金
系ペーストなどを用いることが試みられている。
通常、ブリー／シート積層法で絶縁体グリ−／シート３
に銀−パラジウム系ペーストや銀−白金糸ペーストなど
を第１図に示すように断面Ｔの字状に孔内に充填して内
部電極１として形成して用いた場合には内部電極ｌのラ
ンド側の部分の剥離やふくれといった現象は観測されな
い。しかし前述のペーストを外部電極２として用いた場
合には外部電極２の外部に露出しているランド部分の剥
離やふくれといった好ましくない現象が生じる。
に銀−パラジウム系ペーストや銀−白金糸ペーストなど
を第１図に示すように断面Ｔの字状に孔内に充填して内
部電極１として形成して用いた場合には内部電極ｌのラ
ンド側の部分の剥離やふくれといった現象は観測されな
い。しかし前述のペーストを外部電極２として用いた場
合には外部電極２の外部に露出しているランド部分の剥
離やふくれといった好ましくない現象が生じる。
従って銀−パラジウム系ペーストや銀−白金系ペースト
を外部電極として用いることは困難であった。
を外部電極として用いることは困難であった。
本発明の目的は、このような欠点を解決し、外部電極と
して銀−パラジウム系ペーストや銀−白金系ペーストな
どを用いて、外部電極のランド部の剥離やふくれの生じ
ない多層セラミック基板を提供することにある。
して銀−パラジウム系ペーストや銀−白金系ペーストな
どを用いて、外部電極のランド部の剥離やふくれの生じ
ない多層セラミック基板を提供することにある。
本発明によれば多層セラミック積層体の最外層に減小し
て設けられた外部電極と、該外部電極の外形形状より小
なる開口窓を有する絶縁シートを開口窓と外部電極とを
合せて１層以上積層することを特徴とする多層セラミッ
ク基板が得られる。
て設けられた外部電極と、該外部電極の外形形状より小
なる開口窓を有する絶縁シートを開口窓と外部電極とを
合せて１層以上積層することを特徴とする多層セラミッ
ク基板が得られる。
以下、本発明を第２図〜第４図を参照し、本発明の実施
例について説明する。第２図に示すようにグリーンシー
トの所望の位置に設けた貫通孔内を導電ペーストで充填
形成させたバイアホール４を介してグリーンシートの上
下導通のためのランド状の内部電極５を両面印刷して設
けた絶縁体グリーンシート６とバイアホール４と接続し
てコンデンサ形成用の内部電極７ａを下面に印刷した誘
電体グリ−／シート８と誘電体グリーンシート８ツバイ
アホールの突設上端と接続してコンデンサを形成する内
部型＄７ｂを下面に印刷した絶縁体グリ−／シート９と
、抵抗体ｌＯを上面に印刷した絶縁体グリーンシートｌ
ｌとを第２図の上下２層を除いた状態で各シートを積み
重ねて積層体１２を形成する。次にこの積層体１２の最
外層の外側に、最外層に形成された外部電極５と対応す
る同じ位置で、外部電極５の形状より小さい貫通孔から
なる窓部″′１３を設けた絶縁体グリーンシート１４を
積層する。これを温度ｉｔｏ’ｃ、圧力２００ｋｇ／ｃ
ｒＡの条件下で２０分間熱圧着する。次に温度上昇速度
５℃／時間、最高ｍ度４５０℃、最高温度保持時間４時
間の条件下で脱バインダー処理を行ない、最高温度８５
０℃まで上昇させた後、室温まで冷却する温度プロファ
イルで焼結し第３図の多層セラミック基板を得た。
例について説明する。第２図に示すようにグリーンシー
トの所望の位置に設けた貫通孔内を導電ペーストで充填
形成させたバイアホール４を介してグリーンシートの上
下導通のためのランド状の内部電極５を両面印刷して設
けた絶縁体グリーンシート６とバイアホール４と接続し
てコンデンサ形成用の内部電極７ａを下面に印刷した誘
電体グリ−／シート８と誘電体グリーンシート８ツバイ
アホールの突設上端と接続してコンデンサを形成する内
部型＄７ｂを下面に印刷した絶縁体グリ−／シート９と
、抵抗体ｌＯを上面に印刷した絶縁体グリーンシートｌ
ｌとを第２図の上下２層を除いた状態で各シートを積み
重ねて積層体１２を形成する。次にこの積層体１２の最
外層の外側に、最外層に形成された外部電極５と対応す
る同じ位置で、外部電極５の形状より小さい貫通孔から
なる窓部″′１３を設けた絶縁体グリーンシート１４を
積層する。これを温度ｉｔｏ’ｃ、圧力２００ｋｇ／ｃ
ｒＡの条件下で２０分間熱圧着する。次に温度上昇速度
５℃／時間、最高ｍ度４５０℃、最高温度保持時間４時
間の条件下で脱バインダー処理を行ない、最高温度８５
０℃まで上昇させた後、室温まで冷却する温度プロファ
イルで焼結し第３図の多層セラミック基板を得た。
この本発明多層セラミック基板は外部電極の剥離やふく
れを生じ易いランドの周縁部を絶縁体グリーンシート１
４で押圧された状態で保持される、なお、本実施例では
、剥離やふくれをおさえるための最外層の外側に積層す
る絶縁体グリーンシートの層数を１層にした場合につい
て述べたが、第４図に示すように２層以上の場合につい
ても試作してみたところ１層の場合よりもさらに良好な
結果が得られた。
れを生じ易いランドの周縁部を絶縁体グリーンシート１
４で押圧された状態で保持される、なお、本実施例では
、剥離やふくれをおさえるための最外層の外側に積層す
る絶縁体グリーンシートの層数を１層にした場合につい
て述べたが、第４図に示すように２層以上の場合につい
ても試作してみたところ１層の場合よりもさらに良好な
結果が得られた。
以上本発明により外部電極として銀−パラジウム系ペー
ストや銀−白金系ペーストなどを用いた場合の外部電極
の剥離やふくれといった従来の欠点が解消され、外部電
極として金ペーストより安価な銀−パラジウム系ペース
トや銀−白金系ペーストなどを用いることが可能となり
低コスト化が計れる利点がある。
ストや銀−白金系ペーストなどを用いた場合の外部電極
の剥離やふくれといった従来の欠点が解消され、外部電
極として金ペーストより安価な銀−パラジウム系ペース
トや銀−白金系ペーストなどを用いることが可能となり
低コスト化が計れる利点がある。
第１図は従来多層セラミック基板の電極形成層の断面図
。第２図は本発明実施例の積層前の多層セラミック基板
の断面図。第３図は第２図の完成後の主要部を示す切り
欠き斜視断面図。第４［Ｆ］は本発明の他の実施例の積
層前の多層セラミック基板の断面図。 ｌ・・・・・・内部電極、２・・・・・・外部電極、３
・・・・・・絶縁体グリ−／シート、４・・・・・・バ
イアホール＆ ５・・・・・・内部電極う／ド、６，９
．１１・・・・・・絶縁体グリ−／シート、７ａ、７ｂ
・・・・・・（コノテンサ形成の）内部電極、８・・・
・・・誘電体グリーンシート、１０・・・・・・抵抗体
、１２・・・・・・積層体、１３・旧・・窓部、１４・
・・・・・窓部を設けた絶縁体グリ−／シート、１５・
・・代理人 弁理士 内 原 晋（、’７−＊−ｔへ東
１ ヅ 序Ｚ回 争″３拐
。第２図は本発明実施例の積層前の多層セラミック基板
の断面図。第３図は第２図の完成後の主要部を示す切り
欠き斜視断面図。第４［Ｆ］は本発明の他の実施例の積
層前の多層セラミック基板の断面図。 ｌ・・・・・・内部電極、２・・・・・・外部電極、３
・・・・・・絶縁体グリ−／シート、４・・・・・・バ
イアホール＆ ５・・・・・・内部電極う／ド、６，９
．１１・・・・・・絶縁体グリ−／シート、７ａ、７ｂ
・・・・・・（コノテンサ形成の）内部電極、８・・・
・・・誘電体グリーンシート、１０・・・・・・抵抗体
、１２・・・・・・積層体、１３・旧・・窓部、１４・
・・・・・窓部を設けた絶縁体グリ−／シート、１５・
・・代理人 弁理士 内 原 晋（、’７−＊−ｔへ東
１ ヅ 序Ｚ回 争″３拐
Claims (1)
- 多層セラミック積層体の最外層に露出して設けられた外
部電極と該外部電極の外形形状より小なる開口窓を有す
る絶縁シートを開口窓と外部電極とを合せて１層以上積
層していることを特徴とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1641684A JPS60160698A (ja) | 1984-01-31 | 1984-01-31 | 多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1641684A JPS60160698A (ja) | 1984-01-31 | 1984-01-31 | 多層セラミツク基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160698A true JPS60160698A (ja) | 1985-08-22 |
| JPH021393B2 JPH021393B2 (ja) | 1990-01-11 |
Family
ID=11915629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1641684A Granted JPS60160698A (ja) | 1984-01-31 | 1984-01-31 | 多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160698A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228293A (ja) * | 1990-12-27 | 1992-08-18 | Kodaka Kogyo Kk | 空缶処理装置 |
| JPH0528589U (ja) * | 1991-09-17 | 1993-04-16 | 株式会社岩内 | 空缶の圧潰処理装置 |
| JPH07176864A (ja) * | 1993-12-21 | 1995-07-14 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
| JP2002368419A (ja) * | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
-
1984
- 1984-01-31 JP JP1641684A patent/JPS60160698A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228293A (ja) * | 1990-12-27 | 1992-08-18 | Kodaka Kogyo Kk | 空缶処理装置 |
| JPH0528589U (ja) * | 1991-09-17 | 1993-04-16 | 株式会社岩内 | 空缶の圧潰処理装置 |
| JPH07176864A (ja) * | 1993-12-21 | 1995-07-14 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
| JP2002368419A (ja) * | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021393B2 (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811194B2 (en) | Composite electronic component and resistor | |
| US4748537A (en) | Decoupling capacitor and method of formation thereof | |
| US6730183B2 (en) | Laminated ceramic electronic components and manufacturing method therefor | |
| US10622155B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JPS60160698A (ja) | 多層セラミツク基板 | |
| JPH09266131A (ja) | 積層電子部品 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH09260192A (ja) | 積層コンデンサ | |
| JP4746423B2 (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
| JPH09260199A (ja) | 積層コンデンサ | |
| JP4623988B2 (ja) | コンデンサ及びその実装構造 | |
| JPH06252558A (ja) | 多層ガラスセラミックキャビティ基板 | |
| JPH09260194A (ja) | 積層電子部品 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
| JPH09266133A (ja) | 積層電子部品 | |
| JPH1116778A (ja) | コンデンサアレイ及びその製造方法 | |
| JPH022318B2 (ja) | ||
| JP3935833B2 (ja) | 電子装置 | |
| JPS63288094A (ja) | セラミック多層基板及びその製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| US20060127568A1 (en) | Multi-layer ceramic substrate and method for manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |