JPS63288094A - セラミック多層基板及びその製造方法 - Google Patents
セラミック多層基板及びその製造方法Info
- Publication number
- JPS63288094A JPS63288094A JP62122909A JP12290987A JPS63288094A JP S63288094 A JPS63288094 A JP S63288094A JP 62122909 A JP62122909 A JP 62122909A JP 12290987 A JP12290987 A JP 12290987A JP S63288094 A JPS63288094 A JP S63288094A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- ceramic green
- green sheet
- ceramic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器に使用されるセラミック多層基板に関
するものであり、さらに特定すればグリーンシート積層
法によるセラミック多層基板及びその製造方法に関する
ものである。
するものであり、さらに特定すればグリーンシート積層
法によるセラミック多層基板及びその製造方法に関する
ものである。
従来の技術
近年、電子回路には、厚膜印刷法により簡便に回路形成
できる熱放散性の優れたセラミック基板を使用した電子
回路が使用されている。そして、よシ小型高性能化を実
現する為に多層電子回路基板が使用され始めている。
できる熱放散性の優れたセラミック基板を使用した電子
回路が使用されている。そして、よシ小型高性能化を実
現する為に多層電子回路基板が使用され始めている。
多層回路基板を製造する方法は一般的には次に述べる(
a) 、 (b) 、 (C)の三種類がある。
a) 、 (b) 、 (C)の三種類がある。
(a) セラミック焼結体上での印刷多層法(b)
グリーンシート上での印刷多層法(C) グリーン
シート積層多層法 (a)のセラミック焼結体上での印刷多層法による多層
基板の製造方法を説明すると、第4図にそのプロセスを
示すように、まず基板となるセラミック焼結体上に第1
導体層を印刷・乾燥・焼成し、次に第1絶縁層を印刷・
乾燥・焼成し、その上に第2絶縁層を印刷・乾燥し、第
2導体層を印刷・乾燥し、第2絶縁層ごと一括焼成する
。この際、第1及び第2絶縁層はヴィアホールと呼ばれ
る微小孔が形成されるように印刷し、その微小孔中に第
2導体層に用いられる材料が充填されるように第2導体
層を印刷することにより第1導体層と第2導体層とが接
続される。次に第2導体層上に第3絶縁層を印刷・乾燥
・焼成し、第2絶縁層以降と同手順で層数を重ねていく
。
グリーンシート上での印刷多層法(C) グリーン
シート積層多層法 (a)のセラミック焼結体上での印刷多層法による多層
基板の製造方法を説明すると、第4図にそのプロセスを
示すように、まず基板となるセラミック焼結体上に第1
導体層を印刷・乾燥・焼成し、次に第1絶縁層を印刷・
乾燥・焼成し、その上に第2絶縁層を印刷・乾燥し、第
2導体層を印刷・乾燥し、第2絶縁層ごと一括焼成する
。この際、第1及び第2絶縁層はヴィアホールと呼ばれ
る微小孔が形成されるように印刷し、その微小孔中に第
2導体層に用いられる材料が充填されるように第2導体
層を印刷することにより第1導体層と第2導体層とが接
続される。次に第2導体層上に第3絶縁層を印刷・乾燥
・焼成し、第2絶縁層以降と同手順で層数を重ねていく
。
(blのグリーンシート上での印刷多層法による多層基
板の製造方法は、第5図にそのプロセスを示すように、
まず焼成後基板となるセラミックのグリーンシート上に
第1導体層を印刷・乾燥し、次にその上に第1絶縁層を
印刷・乾燥し、引き続き第2導体層、第2絶縁層の印刷
・乾燥を行ない、以降同手順で層数を繰り返し、グリー
ンシートと導体層と絶縁層とを一括焼成する。
板の製造方法は、第5図にそのプロセスを示すように、
まず焼成後基板となるセラミックのグリーンシート上に
第1導体層を印刷・乾燥し、次にその上に第1絶縁層を
印刷・乾燥し、引き続き第2導体層、第2絶縁層の印刷
・乾燥を行ない、以降同手順で層数を繰り返し、グリー
ンシートと導体層と絶縁層とを一括焼成する。
(c)のグリーンシート積層多層法による多層基板の製
造方法は、第6図にそのプロセスを示すように、まず複
数枚のセラミックのグリーンシートそれぞれに異なるパ
ターンの微小孔を形成しくステップ21〜23)、それ
ぞれ異なるパターンの導体層を印刷・乾燥する(ステッ
プ24〜29)。
造方法は、第6図にそのプロセスを示すように、まず複
数枚のセラミックのグリーンシートそれぞれに異なるパ
ターンの微小孔を形成しくステップ21〜23)、それ
ぞれ異なるパターンの導体層を印刷・乾燥する(ステッ
プ24〜29)。
次に導体パターンの異なるグリーンシート同士を所望枚
数積層しくステップ30)、適度な圧力と適度な温度の
もとで圧着しくステップ31)、所望の外形寸法に切断
してから焼成する(ステップ32・33)。各導体層間
の導通はグリーンシートの微小孔に充填された導体によ
り行なわれる。
数積層しくステップ30)、適度な圧力と適度な温度の
もとで圧着しくステップ31)、所望の外形寸法に切断
してから焼成する(ステップ32・33)。各導体層間
の導通はグリーンシートの微小孔に充填された導体によ
り行なわれる。
(b) 、 (C)の製造方法においては共に基板焼成
の後に最上層の厚膜形成を行なう(Cではステップ34
)。
の後に最上層の厚膜形成を行なう(Cではステップ34
)。
(a) 、 (b) 、 ((り三種類の製造方法を比
較すると、fa)は比較的簡単な技術で多層化が可能で
あるが、実質的な層数限界は4〜6層であり、それ以上
の層数は表面の凹凸が激しくなυ実用に耐えない。(b
)はグリーンシートと印刷した絶縁層と導体層とを一度
に焼成することによシプロセスの合理化を行なうことが
できる。しかしくb)も(a)同様に、層数を増すと表
面の凹凸が大きくなるのでやはり限界層数は4〜6層で
ある。(C1は理論的に層数は無限に可能であり、現実
的にも30〜40層程度の多層基板が報告されている。
較すると、fa)は比較的簡単な技術で多層化が可能で
あるが、実質的な層数限界は4〜6層であり、それ以上
の層数は表面の凹凸が激しくなυ実用に耐えない。(b
)はグリーンシートと印刷した絶縁層と導体層とを一度
に焼成することによシプロセスの合理化を行なうことが
できる。しかしくb)も(a)同様に、層数を増すと表
面の凹凸が大きくなるのでやはり限界層数は4〜6層で
ある。(C1は理論的に層数は無限に可能であり、現実
的にも30〜40層程度の多層基板が報告されている。
しかし、その製造にはきわめて高度な技術を要し、プロ
セス的課題も多い。
セス的課題も多い。
以上の(a) 、 (bl 、 (C)三種類の製造方
法のうち、本発明は(C)のグリーンシート積層多層法
に関するものである。第7図を参照してこのグリーンシ
ート積層多層法についてより詳細に従来技術を述べる。
法のうち、本発明は(C)のグリーンシート積層多層法
に関するものである。第7図を参照してこのグリーンシ
ート積層多層法についてより詳細に従来技術を述べる。
%願昭59−1435115号で開示されているヴィア
ホール形成方法は、第7図に示すように機械加工によシ
微小孔9を形成したセラミックグリーンシート10の下
面に微小孔9のパターンと同一パターンになるように穿
孔された印刷テーブル11を配し、孔位置が合致するよ
うにセラミックグリーンシート10を印刷テーブル11
に密着させる。
ホール形成方法は、第7図に示すように機械加工によシ
微小孔9を形成したセラミックグリーンシート10の下
面に微小孔9のパターンと同一パターンになるように穿
孔された印刷テーブル11を配し、孔位置が合致するよ
うにセラミックグリーンシート10を印刷テーブル11
に密着させる。
次にスキージ12によりスクリーン版13面上の導体ペ
ースト14を押し出し、導体配線パターンを形成する内
部導体16と同時にヴィアホール16を形成する。この
時、ダイアホール16部の導体ペーストのセラミツクグ
リーンシート1o裏面への廻り込みを良好にするため印
刷テーブル11の下面より真空吸引する方法がとられて
いる。そして、上記印刷済セラミックグリーンシートを
必要枚数積層し焼成している。この様な方法で得られる
多層回路基板の模式的断面を第8図に示す。17はセラ
ミック、18は導体配線パターンを形成する内部導体、
19はヴィアホールである。
ースト14を押し出し、導体配線パターンを形成する内
部導体16と同時にヴィアホール16を形成する。この
時、ダイアホール16部の導体ペーストのセラミツクグ
リーンシート1o裏面への廻り込みを良好にするため印
刷テーブル11の下面より真空吸引する方法がとられて
いる。そして、上記印刷済セラミックグリーンシートを
必要枚数積層し焼成している。この様な方法で得られる
多層回路基板の模式的断面を第8図に示す。17はセラ
ミック、18は導体配線パターンを形成する内部導体、
19はヴィアホールである。
発明が解決しようとする問題点
しかしながら従来のような構造、製造方法では、印刷−
乾燥されたセラミックグリーンシートの実際の断面は、
第9図に示す如く、セラミックグリーンシート10のヴ
ィアホール16の上部エッヂにおける内部導体16の厚
みは極端に薄くなってりる。この理由は内部導体16を
印刷する時、ダイアホール16部内部導体のセラミック
グリーンシート10の裏面への廻り込みを良好にするた
め第9図中の下方へ真空吸引するためセラミックグジー
/シート10上の導体ペーストが微小孔を通じて下方へ
引き出されるからである。さらに第10図は印刷φ乾燥
されたセラミックグリーンシートを複数枚積み重ね80
℃にて200Kp/crlの圧力で1分間圧着してでき
た積層体の断面図である。
乾燥されたセラミックグリーンシートの実際の断面は、
第9図に示す如く、セラミックグリーンシート10のヴ
ィアホール16の上部エッヂにおける内部導体16の厚
みは極端に薄くなってりる。この理由は内部導体16を
印刷する時、ダイアホール16部内部導体のセラミック
グリーンシート10の裏面への廻り込みを良好にするた
め第9図中の下方へ真空吸引するためセラミックグジー
/シート10上の導体ペーストが微小孔を通じて下方へ
引き出されるからである。さらに第10図は印刷φ乾燥
されたセラミックグリーンシートを複数枚積み重ね80
℃にて200Kp/crlの圧力で1分間圧着してでき
た積層体の断面図である。
上記の温度、圧力下において上部と下部のセラミックグ
リーンシート10は中間部のセラミックグリーンシート
10のヴィアホール16に存在する空洞を埋めるように
変形する。他方、中間部のセラミックグリーンシート1
0は同様にヴイホール16に存在する空洞を埋めるよう
に変形する。その結果ヴィアホール16の内部導体はダ
イアホール16上部のエッヂ部Bにて破断し、電気的導
通不良となる。
リーンシート10は中間部のセラミックグリーンシート
10のヴィアホール16に存在する空洞を埋めるように
変形する。他方、中間部のセラミックグリーンシート1
0は同様にヴイホール16に存在する空洞を埋めるよう
に変形する。その結果ヴィアホール16の内部導体はダ
イアホール16上部のエッヂ部Bにて破断し、電気的導
通不良となる。
問題点を解決するだめの手段
上記問題点を解決する本発明の第1の発明のセラミック
多層基板は、ヴィアホールに重なるように該ヴィアホー
ルよりも大きな内部導体によるダイアホール用受はラン
ドが形成されている構造を有することを特徴としている
。
多層基板は、ヴィアホールに重なるように該ヴィアホー
ルよりも大きな内部導体によるダイアホール用受はラン
ドが形成されている構造を有することを特徴としている
。
又、本発明の第2の発明のセラミック多層基板の製造方
法は、各セラミックグリーンシートに内部導体を形成す
る際に、一方のセラミックグリーンシートのヴィアホー
ルに対して互いに密着する他方のセラミックグリーンシ
ート表面に該ヴィアホール位置と合致する位置に該ヴィ
アホールよりも大きな形状の内部導体によるヴィアホー
ル用受はランドを形成し、このセラミックグリーンシー
トを積層することを特徴とする。
法は、各セラミックグリーンシートに内部導体を形成す
る際に、一方のセラミックグリーンシートのヴィアホー
ルに対して互いに密着する他方のセラミックグリーンシ
ート表面に該ヴィアホール位置と合致する位置に該ヴィ
アホールよりも大きな形状の内部導体によるヴィアホー
ル用受はランドを形成し、このセラミックグリーンシー
トを積層することを特徴とする。
作 用
本発明の第1の発明の作用は、次のようになる。
すなわちセラミックグリーンシートを複数枚重ねて圧着
することによシ生ずるヴィアホール上部のエッヂ部で発
生する内部導体の電気的導通不良をヴィアホール部の導
体厚みをより厚くして解消するものである。
することによシ生ずるヴィアホール上部のエッヂ部で発
生する内部導体の電気的導通不良をヴィアホール部の導
体厚みをより厚くして解消するものである。
第2の発明の作用はセラミックグリーンシートの該ヴィ
アホールと合致する位置に該ヴィアホールよりも大きな
形状の内部導体によるヴィアホール用受はランドを設け
ることにより電気的導通が確保されるのである。
アホールと合致する位置に該ヴィアホールよりも大きな
形状の内部導体によるヴィアホール用受はランドを設け
ることにより電気的導通が確保されるのである。
実施例
以下、本発明の詳細な説明する。
第1図は本発明に基づ〈実施例の多層回路基板の模式的
断面図である。1はセラミック、2は内部導体、3はヴ
ィアホール、4は本発明のヴィアホール用受はランドで
ある。第2図は本発明に基づ〈実施例の各セラミックグ
リーンシートを積層する前の状態を表わす断面図である
。6はセラミックグリーンシート、6は内部導体、7は
ヴィアホール、8は本発明のヴィアホール用受はランド
である。
断面図である。1はセラミック、2は内部導体、3はヴ
ィアホール、4は本発明のヴィアホール用受はランドで
ある。第2図は本発明に基づ〈実施例の各セラミックグ
リーンシートを積層する前の状態を表わす断面図である
。6はセラミックグリーンシート、6は内部導体、7は
ヴィアホール、8は本発明のヴィアホール用受はランド
である。
次に、本実施例の多層回路基板の製造方法について述べ
る。尚、まずセラミックグリーンシートに対する印刷・
乾燥工程を第7図を参照して説明する。Al2O3と有
機バインダーとからなるセラミックグリーンシートに機
械的方法により微小孔9を形成し、このセラミックグリ
ーンシート10の下面に微小孔9のパターンと同一パタ
ーンになるように穿孔された印刷テーブル11を配し、
孔位置が合致するようにセラミックグリーンシート10
と印刷テーブル11を密着させる。次にスキージ12に
よりスクリーン版13面上のタングステンから々る導体
ペースト14を押し出し、内部導体15の形成と同時に
ヴィアホール16を形成する。この時、印刷テーブル1
1の下面より真空吸引して導体ペースト14を引き出し
た方がヴィアホール16の形成には好ましい。その後、
ヴィアホール16の導体及び内部導体1Sの乾燥をセラ
ミックグリーンシート1oごと150℃、約1゜分の条
件下で行なう。次に、上記印刷・乾燥済みのセラミック
グリーンシートを裏返えし、第2図に示すようなヴィア
ホール用受はランド8を同様に印刷・乾燥する。次に8
0’Cの温間で200Ky/cAの圧力を加え複数の印
刷済のセラミックグリーンシートを積層する。積層した
セラミックグリーンシートは適当な寸法に切断後、還元
雰囲気中で1000℃の温度により焼成する。
る。尚、まずセラミックグリーンシートに対する印刷・
乾燥工程を第7図を参照して説明する。Al2O3と有
機バインダーとからなるセラミックグリーンシートに機
械的方法により微小孔9を形成し、このセラミックグリ
ーンシート10の下面に微小孔9のパターンと同一パタ
ーンになるように穿孔された印刷テーブル11を配し、
孔位置が合致するようにセラミックグリーンシート10
と印刷テーブル11を密着させる。次にスキージ12に
よりスクリーン版13面上のタングステンから々る導体
ペースト14を押し出し、内部導体15の形成と同時に
ヴィアホール16を形成する。この時、印刷テーブル1
1の下面より真空吸引して導体ペースト14を引き出し
た方がヴィアホール16の形成には好ましい。その後、
ヴィアホール16の導体及び内部導体1Sの乾燥をセラ
ミックグリーンシート1oごと150℃、約1゜分の条
件下で行なう。次に、上記印刷・乾燥済みのセラミック
グリーンシートを裏返えし、第2図に示すようなヴィア
ホール用受はランド8を同様に印刷・乾燥する。次に8
0’Cの温間で200Ky/cAの圧力を加え複数の印
刷済のセラミックグリーンシートを積層する。積層した
セラミックグリーンシートは適当な寸法に切断後、還元
雰囲気中で1000℃の温度により焼成する。
第2の実施例として、ガラス系材料と有機バインダーと
からなるセラミックグリーンシートを用い、前記第1の
実施例と同様な方法で導体ペーストとしてAuを使用し
た多層回路基板を製作した。
からなるセラミックグリーンシートを用い、前記第1の
実施例と同様な方法で導体ペーストとしてAuを使用し
た多層回路基板を製作した。
焼成温度は900℃、雰囲気は空気中であった。
上記2つの実施例に基づく多層回路基板及び従来の方法
に基づく多層回路基板のダイアホール導通信頼性テスト
の結果を表1に記す。
に基づく多層回路基板のダイアホール導通信頼性テスト
の結果を表1に記す。
第 1 表 累積不良率
本発明に基ずく多層回路基板の断面図を第3図に示す。
第10図の従来例と同様に上部、中部。
下部グリーンシート6はヴィアホール7の空洞を埋める
ように変形し、その結果ヴィアホール7上部のエッヂ部
で内部導体は破断している。しかし本発明のヴィアホー
ル用受はランド8は、破断したエッヂ部Aの内部導体間
の橋渡しをしており電気的導通は確保されているのであ
る。
ように変形し、その結果ヴィアホール7上部のエッヂ部
で内部導体は破断している。しかし本発明のヴィアホー
ル用受はランド8は、破断したエッヂ部Aの内部導体間
の橋渡しをしており電気的導通は確保されているのであ
る。
発明の効果
以上のように本発明の第1の発明のような構造によれば
、ヴィアホールの導通信頼性の高いセラミック多層回路
基板を実現でき、その効果は大である。また、本発明の
第2の発明によれば、容易な方法でヴィアホール導通信
頼の高いセラミック多層基板を製造することができる。
、ヴィアホールの導通信頼性の高いセラミック多層回路
基板を実現でき、その効果は大である。また、本発明の
第2の発明によれば、容易な方法でヴィアホール導通信
頼の高いセラミック多層基板を製造することができる。
第1図は本発明の一実施例の模式的断面図、第2図は同
製造過程におけるセラミックグリーンシートの断面図、
第3図は同実際の多層回路基板の要部の断面図、第4図
〜第6図は各々多層回路基板の製造プロセスを示すフロ
ーチャート、第7図は印刷方法を示す断面図、第8図は
従来例の模式的断面図、第9図は従来例における実際の
セラミックグリ−/シートの断面図、第10図は同多層
回路基板の要部の断面図である。 1・・・・・・セラミック、2,6,15・・・・・・
内部導体、3.7.16・・・・・・ヴィアホール、4
,8・・・・・・ヴィアホール用受はランド、5,10
・・・・・・セラミックグリーンシート。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名;蓼
1 図
1−−−eうξ+27第3図 第4図 第5図 第6図 派 味 o 。 派 8 派
製造過程におけるセラミックグリーンシートの断面図、
第3図は同実際の多層回路基板の要部の断面図、第4図
〜第6図は各々多層回路基板の製造プロセスを示すフロ
ーチャート、第7図は印刷方法を示す断面図、第8図は
従来例の模式的断面図、第9図は従来例における実際の
セラミックグリ−/シートの断面図、第10図は同多層
回路基板の要部の断面図である。 1・・・・・・セラミック、2,6,15・・・・・・
内部導体、3.7.16・・・・・・ヴィアホール、4
,8・・・・・・ヴィアホール用受はランド、5,10
・・・・・・セラミックグリーンシート。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名;蓼
1 図
1−−−eうξ+27第3図 第4図 第5図 第6図 派 味 o 。 派 8 派
Claims (2)
- (1)絶縁体と導体とが厚み方向で交互に形成されてい
るセラミック多層基板において、各層間の電気導通を目
的とするヴィアホールで、対向するセラミックグリーン
シートの該ヴィアホールと合致する位置に該ヴィアホー
ルよりも大きな形状の内部導体によるヴィアホール用受
けランドが形成されているセラミック多層基板。 - (2)複数枚のセラミックグリーンシートを積層してな
るセラミック多層基板の製造方法において、各セラミッ
クグリーンシートに内部導体を形成する際に、一方のセ
ラミックグリーンシートのヴィアホールに対して互いに
密着する他方のセラミックグリーンシート表面に該ヴィ
アホール位置と合致する位置に該ヴィアホールよりも大
きな形状の内部導体によるヴィアホール用受けランドを
形成し、このセラミックグリーンシートを積層すること
を特徴とするセラミック多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122909A JPS63288094A (ja) | 1987-05-20 | 1987-05-20 | セラミック多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122909A JPS63288094A (ja) | 1987-05-20 | 1987-05-20 | セラミック多層基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288094A true JPS63288094A (ja) | 1988-11-25 |
Family
ID=14847611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122909A Pending JPS63288094A (ja) | 1987-05-20 | 1987-05-20 | セラミック多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288094A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146383A (ja) * | 2014-02-03 | 2015-08-13 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2018006680A (ja) * | 2016-07-07 | 2018-01-11 | Tdk株式会社 | 圧電素子 |
| JP2018006681A (ja) * | 2016-07-07 | 2018-01-11 | Tdk株式会社 | 圧電素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 | ||
| JPS4929543A (ja) * | 1972-05-24 | 1974-03-16 |
-
1987
- 1987-05-20 JP JP62122909A patent/JPS63288094A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929543A (ja) * | 1972-05-24 | 1974-03-16 | ||
| JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146383A (ja) * | 2014-02-03 | 2015-08-13 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2018006680A (ja) * | 2016-07-07 | 2018-01-11 | Tdk株式会社 | 圧電素子 |
| JP2018006681A (ja) * | 2016-07-07 | 2018-01-11 | Tdk株式会社 | 圧電素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0307878A2 (en) | Method for fabricating multilayer circuits | |
| KR930004137B1 (ko) | 다층회로 제조방법 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| US7240424B2 (en) | Method of laminating low temperature co-fired ceramic (LTCC) Material | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JP3956703B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP2008072151A (ja) | 回路基板 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH0137880B2 (ja) | ||
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPH02141479A (ja) | セラミックス多層基板の製造方法 | |
| JPH11135945A (ja) | 多層セラミック基板の製造方法 | |
| JP2004095676A (ja) | 厚膜多層基板の製造方法 | |
| JPH0828578B2 (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH0677073A (ja) | 積層電子部品の製造方法 | |
| JPS6259479B2 (ja) | ||
| JPH04304697A (ja) | セラミック多層配線基板の製造方法 | |
| JPS6239558B2 (ja) |