JPS6016074A - 固体撮像装置の駆動方法 - Google Patents
固体撮像装置の駆動方法Info
- Publication number
- JPS6016074A JPS6016074A JP58122802A JP12280283A JPS6016074A JP S6016074 A JPS6016074 A JP S6016074A JP 58122802 A JP58122802 A JP 58122802A JP 12280283 A JP12280283 A JP 12280283A JP S6016074 A JPS6016074 A JP S6016074A
- Authority
- JP
- Japan
- Prior art keywords
- period
- charge
- voltage
- region
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
- H10F39/194—Photoconductor image sensors having arrangements for blooming suppression
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体撮像装置、その中でも光電変換膜をＬＳＩ
走査面上に積層したいわゆる積層型固体撮像装置に関す
るものである０ 従来例の構成とその問題点 フォトダイオードのような感光素子と、ＭＯＳ２置 トランジスタ或いはＣＯＤのような電荷転送素子とを組
み合せて成る固体撮像素子（以後Ｓｉ 単独型と呼ぶ）
を走査面に用いて、この走査面上に、感度の向上を主た
る目的として光導電膜を三次元的に積層して成る積層型
固体撮像素子（以後、積層型と呼ぶ）が従来より提案さ
れている。この積層型は、被写体光が強大な時に残像成
分が強調されるいわゆるハイライト残像の大問題の他に
、後述するプルーミング現象が生じる等の問題があった
。以下、これらの問題の原因、及び従来より提案されて
きた対応策を述べる。
走査面上に積層したいわゆる積層型固体撮像装置に関す
るものである０ 従来例の構成とその問題点 フォトダイオードのような感光素子と、ＭＯＳ２置 トランジスタ或いはＣＯＤのような電荷転送素子とを組
み合せて成る固体撮像素子（以後Ｓｉ 単独型と呼ぶ）
を走査面に用いて、この走査面上に、感度の向上を主た
る目的として光導電膜を三次元的に積層して成る積層型
固体撮像素子（以後、積層型と呼ぶ）が従来より提案さ
れている。この積層型は、被写体光が強大な時に残像成
分が強調されるいわゆるハイライト残像の大問題の他に
、後述するプルーミング現象が生じる等の問題があった
。以下、これらの問題の原因、及び従来より提案されて
きた対応策を述べる。
Ｓｉ単独型として、周知のものにはインターラインＷＣ
ＣＤ、フレームトランスファ型ＣＣＤ。
ＣＤ、フレームトランスファ型ＣＣＤ。
ＭＯＳ ｘ−ｙアドレス型或いは撮像面領域にＭＯ８ｉ
用い水平ラインにＣＯＤを用いたＣＰＤ型等がある。こ
こでは説明の明白化のだめ、積層型の走査面として上記
のうちインターライン型ＣＯＤを用いた場合について説
明する。
用い水平ラインにＣＯＤを用いたＣＰＤ型等がある。こ
こでは説明の明白化のだめ、積層型の走査面として上記
のうちインターライン型ＣＯＤを用いた場合について説
明する。
第１図にインターライン型ＣＯＤの平面図を示す。１１
は撮像面相当領域、１２はＳｉ単独素子３ ： ： 時にはフォトダイオードとして機能するソース端電極で
あり、この電極で得られた信号電荷がゲート１３を介し
て垂直ライン１４に移送され、同図中の矢印１５の方向
に更に移送されて、水平出力ライン１６に読み込１れ又
更に矢印１７の方向に信号電荷が移送されて出力○ｕｔ
を得ることは周知のとうりである。
は撮像面相当領域、１２はＳｉ単独素子３ ： ： 時にはフォトダイオードとして機能するソース端電極で
あり、この電極で得られた信号電荷がゲート１３を介し
て垂直ライン１４に移送され、同図中の矢印１５の方向
に更に移送されて、水平出力ライン１６に読み込１れ又
更に矢印１７の方向に信号電荷が移送されて出力○ｕｔ
を得ることは周知のとうりである。
積層型の場合は、前記のフォトダイオードは光導変換機
能を有するものでなく、この機能は、この領域上に金属
電極を介して新たに形成された光電変換膜にて行われ、
フォトダイオードは、前記ゲート電極のソース端電極と
しての機能を有すのみである。光電変換膜をこのように
ソース端電極上に三次元的に設けることにより、同図中
の斜線で示すソース端電極面積よりも平面的に大きな一
絵素相当の光電変換領域が得られる。説明の明白化のた
め、積層時のこのような光電変換領域の一絵素相当分を
同図中に点線１８として示す。
能を有するものでなく、この機能は、この領域上に金属
電極を介して新たに形成された光電変換膜にて行われ、
フォトダイオードは、前記ゲート電極のソース端電極と
しての機能を有すのみである。光電変換膜をこのように
ソース端電極上に三次元的に設けることにより、同図中
の斜線で示すソース端電極面積よりも平面的に大きな一
絵素相当の光電変換領域が得られる。説明の明白化のた
め、積層時のこのような光電変換領域の一絵素相当分を
同図中に点線１８として示す。
この図かられかるように、積層型の場合は、Ｓｉ単独素
子に比べて光電変換に寄与する面積部分が特開昭引）−
１６０７４（２） 大巾に大きくなり感度が大巾に向上するが、これにとも
なって飽和電荷量も大巾に大きくなるので次に述べる欠
点が生じる。
子に比べて光電変換に寄与する面積部分が特開昭引）−
１６０７４（２） 大巾に大きくなり感度が大巾に向上するが、これにとも
なって飽和電荷量も大巾に大きくなるので次に述べる欠
点が生じる。
すなわち１絵素に対応する光電変換膜より得られた信号
電荷は、前記垂直ライン１４がｃｃｐで構成された場合
、ＣＯＤの各々の１ビツトへ移送されるのは周知のとう
りである。この信号電荷がＣＣＤの１ピットの最大電荷
量すなわち最大転送可能電荷量ＱＣＣＤよりも大きい場
合、１フイールド毎（或いは１フレーム毎）に信号電荷
量を全部ＣＣＤ側へ移送し切れなくなり、すなわち余剰
電荷が前記ソース端に残る。移送し切るためには何フィ
ールド分（１フイールドは１６．６ｍ１１）かの時間を
要してしまいこの時間分だけの残像を生じせしめること
になる。
電荷は、前記垂直ライン１４がｃｃｐで構成された場合
、ＣＯＤの各々の１ビツトへ移送されるのは周知のとう
りである。この信号電荷がＣＣＤの１ピットの最大電荷
量すなわち最大転送可能電荷量ＱＣＣＤよりも大きい場
合、１フイールド毎（或いは１フレーム毎）に信号電荷
量を全部ＣＣＤ側へ移送し切れなくなり、すなわち余剰
電荷が前記ソース端に残る。移送し切るためには何フィ
ールド分（１フイールドは１６．６ｍ１１）かの時間を
要してしまいこの時間分だけの残像を生じせしめること
になる。
周知のようにインターライン型ＣＯＤの走査面は２：１
時のインターレース時には２フイールド毎に１回、ノン
インターレース時Ｋｉｄ １フイールド毎に１回各々垂
直ブランキング期間に於いて光電変換膜より得られた絵
素信号を垂直ラインを構５ ・ −・ 成するＣＯＤへ読み込む。今仮シに光照射により生じた
絵素信号の電荷Ｑｓが前記の最大転送可能電荷量ＱＣＣ
Ｄの５倍を有すと、インタレース動作時には１ｏフィー
ルド分の時間（約１６６ｍ５）だけ残像を生じさす。電
荷量Ｑｓは被写体中に於いて強力に輝く物体の輝度が高
ければ高いほど大きくなり、従って残像の生じる時間と
その量が大きくなるのでいわゆるハイライト残像の現象
が生じる。
時のインターレース時には２フイールド毎に１回、ノン
インターレース時Ｋｉｄ １フイールド毎に１回各々垂
直ブランキング期間に於いて光電変換膜より得られた絵
素信号を垂直ラインを構５ ・ −・ 成するＣＯＤへ読み込む。今仮シに光照射により生じた
絵素信号の電荷Ｑｓが前記の最大転送可能電荷量ＱＣＣ
Ｄの５倍を有すと、インタレース動作時には１ｏフィー
ルド分の時間（約１６６ｍ５）だけ残像を生じさす。電
荷量Ｑｓは被写体中に於いて強力に輝く物体の輝度が高
ければ高いほど大きくなり、従って残像の生じる時間と
その量が大きくなるのでいわゆるハイライト残像の現象
が生じる。
このようかハイライト残像の他に、信号電荷量がＱＣＣ
Ｄより犬のとき、ＣＣＤ中を転送し切れなくなり、オー
バーフローしてしまい、第２図で示す再生画面２０の一
部に、電球のような高輝度物体２１の下部に斜線で示す
偽信号、すなわちプルーミング成分２２が生じてしまう
ような問題があった。
Ｄより犬のとき、ＣＣＤ中を転送し切れなくなり、オー
バーフローしてしまい、第２図で示す再生画面２０の一
部に、電球のような高輝度物体２１の下部に斜線で示す
偽信号、すなわちプルーミング成分２２が生じてしまう
ような問題があった。
このような、ハイライト残像とブルーミングの問題を軽
減するだめに、従来より提案されてきた方法として、垂
直転送りロックパルス列に於いて垂直ブランキング期間
中に高周波の転送パルスを６ベーニ・ 設けることにより余剰電荷を掃き出してしまう方法が、
たとえば特願昭５５−４３９５１号（特開昭５６−１４
０７７３号）に詳述されている。この方法によると前記
の問題は軽減はされるが、光量が撮像素子の有する飽和
光量の例えば数十倍程度まで大きくなるとやはりハイラ
イト残像及びプルーミングが生じてしまう。との原因は
、光量が非常に犬になればなるほど余剰電荷が増加し、
掃き出し切れなくなることにある。掃き出し切れ々くな
る原因はソース端の信号電荷をゲートを介してＣＣＤ側
へ余剰電荷相当分のみを捨て去る際、捨て去る量はゲー
トに印加される電圧すなわちゲート直下の空え層レベル
が押し下げられる量に依存する。
減するだめに、従来より提案されてきた方法として、垂
直転送りロックパルス列に於いて垂直ブランキング期間
中に高周波の転送パルスを６ベーニ・ 設けることにより余剰電荷を掃き出してしまう方法が、
たとえば特願昭５５−４３９５１号（特開昭５６−１４
０７７３号）に詳述されている。この方法によると前記
の問題は軽減はされるが、光量が撮像素子の有する飽和
光量の例えば数十倍程度まで大きくなるとやはりハイラ
イト残像及びプルーミングが生じてしまう。との原因は
、光量が非常に犬になればなるほど余剰電荷が増加し、
掃き出し切れなくなることにある。掃き出し切れ々くな
る原因はソース端の信号電荷をゲートを介してＣＣＤ側
へ余剰電荷相当分のみを捨て去る際、捨て去る量はゲー
トに印加される電圧すなわちゲート直下の空え層レベル
が押し下げられる量に依存する。
捨て去る量を大きくするだめには、ゲート電圧を大きく
なければならず、そうするとＬＳＩとしての耐圧をはる
かに上回る電圧を必要としてし捷い、撮像素子破壊をき
たしてしまう。
なければならず、そうするとＬＳＩとしての耐圧をはる
かに上回る電圧を必要としてし捷い、撮像素子破壊をき
たしてしまう。
発明の目的
本発明は、容易々構成で、強い光に対してハイ７ ・
ライト残像、ブルーミングの除去を可能とし、良質な画
像を得ることを目的とする。また、本発明は上述のよう
な欠点を除いた、すなわち強大光に対して、撮像素子の
耐圧が守れる範囲内の電圧を使用しても、ハイライト残
像、ブルーミングを完全に除去可能とすることを目的と
する。
像を得ることを目的とする。また、本発明は上述のよう
な欠点を除いた、すなわち強大光に対して、撮像素子の
耐圧が守れる範囲内の電圧を使用しても、ハイライト残
像、ブルーミングを完全に除去可能とすることを目的と
する。
発明の構成
本発明は、従来のごとき余剰電荷の掃き去てと異なり、
光電変換膜上に透明電極を設けた積層型の固体撮像素子
の利点を用い、垂直ブランキング期間中の高周波転送パ
ルスの存在する期間中に対応して、透明電極に特殊なパ
ルスすなわち第１の期間と第２の期間で異なる大きさの
電圧を印加するものである。
光電変換膜上に透明電極を設けた積層型の固体撮像素子
の利点を用い、垂直ブランキング期間中の高周波転送パ
ルスの存在する期間中に対応して、透明電極に特殊なパ
ルスすなわち第１の期間と第２の期間で異なる大きさの
電圧を印加するものである。
実施例の説明
第３図は本発明の装置に用いる駆動電圧のうちの主要な
部分を示したタイミングチャート、第４図は各タイミン
グにおける固体撮像素子の動作状態を示す０ φ■１．φ■２は垂直ラインを構成する二相駆動式のＣ
ＣＤの転送りロックであり、期間ｔ。は光信号蓄積期間
で、蓄積された信号電荷は絵素読み込みパルスｖｃＨで
ＣＣＤ側へ読み込まれ、更に位相が互いに異なる二相の
転送パルス■１．■２によって垂直方向に転送される。
部分を示したタイミングチャート、第４図は各タイミン
グにおける固体撮像素子の動作状態を示す０ φ■１．φ■２は垂直ラインを構成する二相駆動式のＣ
ＣＤの転送りロックであり、期間ｔ。は光信号蓄積期間
で、蓄積された信号電荷は絵素読み込みパルスｖｃＨで
ＣＣＤ側へ読み込まれ、更に位相が互いに異なる二相の
転送パルス■１．■２によって垂直方向に転送される。
垂直ブランキング期間Ｖ、 Ｂ Ｌ Ｋ中に存在するＳ
４．Ｓ２のパルス列は後述するように余剰電荷を掃き捨
てるだめの高周波転送パルスであり、互いに位相が異な
るパルスでもある。
４．Ｓ２のパルス列は後述するように余剰電荷を掃き捨
てるだめの高周波転送パルスであり、互いに位相が異な
るパルスでもある。
φＩＴＯは本発明の根幹をなす、光電変換膜上の透明電
極に印加するパルスを示す。
極に印加するパルスを示す。
第４図に本発明に用いる積層型の一絵素相当領域の平面
図の一例を概略的に示す。
図の一例を概略的に示す。
３１は光信号電荷が蓄積されるソース端電極領域３２は
ＣＯＤ転送チャンネル領域であり、領域３２は斜線で示
すストレージ領域３３と点々で示すトランスファ領域３
４の二つの領域からＣ０Ｄ１ビット分として構成されて
いる。点線で示す領域３６は前記ノース端電極３１の上
部に電気的に接触して設けられた一絵素相当領域の光導
電膜領９ へ ・ 域を示す０３６はソース端電極の信号電荷をＣＯＤのス
トレージ領域３３へ読み込むだめのゲート領域でこの領
域上のゲート電極はＣＯＤの転送電極と共用するもので
ある。同図中のＸ −Ｘ／の線に沿った断面図の概略を
クロックパルスの各期間ｔ。
ＣＯＤ転送チャンネル領域であり、領域３２は斜線で示
すストレージ領域３３と点々で示すトランスファ領域３
４の二つの領域からＣ０Ｄ１ビット分として構成されて
いる。点線で示す領域３６は前記ノース端電極３１の上
部に電気的に接触して設けられた一絵素相当領域の光導
電膜領９ へ ・ 域を示す０３６はソース端電極の信号電荷をＣＯＤのス
トレージ領域３３へ読み込むだめのゲート領域でこの領
域上のゲート電極はＣＯＤの転送電極と共用するもので
ある。同図中のＸ −Ｘ／の線に沿った断面図の概略を
クロックパルスの各期間ｔ。
〜ｔ６に対応して示したものが第５図である。なお、第
４図においてはＣＯＤチャンネル領域の転送電極および
読み込み用のゲート電極は省略している。
４図においてはＣＯＤチャンネル領域の転送電極および
読み込み用のゲート電極は省略している。
以下−この図についての詳述をする前にｘ −ｘ’線に
沿った期間１０〜１６時の各断面に共通する部分の説明
を、期間ｔ。時を例にとり説明する。
沿った期間１０〜１６時の各断面に共通する部分の説明
を、期間ｔ。時を例にとり説明する。
電極４１はＰ型Ｓｔ基板４２を適用したＣＯＤの転送電
極々らびにこれと共用される読込みゲート電極であり、
クロック端子Ｖに導かれている。
極々らびにこれと共用される読込みゲート電極であり、
クロック端子Ｖに導かれている。
同図中の領域Ｃ（ｌ−ｊ：ＣＣＤ（垂直ライン）領域（
第４図の領域３３ 、３４ ）であり、ソース端電極で
あるｎ＋領域３１の信号電荷がｎ−不純物領域３６直下
のゲートチャンネル領域ｑを経て、ＣＯＤ領域Ｃへ読み
込捷れるようになっている。前記ソー１ｏｌ” 二′ ス端電極ｎ 領域３１上には充電変換膜３６が積層され
ており、この膜３６に逆バイアス電圧を印加することに
より光電変換機能を持たすだめに、透明電極ＩＴＯ端子
４３が設けられている。光の強弱に対応して膜３６中で
得られた信号電荷はｎ＋領域３１に読み込まれるように
なっている。
第４図の領域３３ 、３４ ）であり、ソース端電極で
あるｎ＋領域３１の信号電荷がｎ−不純物領域３６直下
のゲートチャンネル領域ｑを経て、ＣＯＤ領域Ｃへ読み
込捷れるようになっている。前記ソー１ｏｌ” 二′ ス端電極ｎ 領域３１上には充電変換膜３６が積層され
ており、この膜３６に逆バイアス電圧を印加することに
より光電変換機能を持たすだめに、透明電極ＩＴＯ端子
４３が設けられている。光の強弱に対応して膜３６中で
得られた信号電荷はｎ＋領域３１に読み込まれるように
なっている。
同図中のＰ型Ｓｉ 基板４２中において、点線４４で示
す部分は空乏層レベルを模式的に示したものである。
す部分は空乏層レベルを模式的に示したものである。
以下、ｔｏ−ｔ６の各期間に於ける信号電荷、余剰電荷
、空乏層レベルの状態等を順次説明する。
、空乏層レベルの状態等を順次説明する。
なお、各図の空乏層内に、斜線で示しだ部分は余剰電荷
４５、クロスハツチで示しだ部分は上述のＱＣＣＤ（同
図中のバケツの深さｄに蓄積され得る量よりも小さい電
荷すなわち正しく映像として再現される正常電荷４６を
示すものとする。
４５、クロスハツチで示しだ部分は上述のＱＣＣＤ（同
図中のバケツの深さｄに蓄積され得る量よりも小さい電
荷すなわち正しく映像として再現される正常電荷４６を
示すものとする。
クロックパルスｖ１．ｖ２に応じて空乏層レベル４４が
変動しているが、説明の明白化のため一つの定常状態で
空乏層レベルを表示したものである。
変動しているが、説明の明白化のため一つの定常状態で
空乏層レベルを表示したものである。
１）１８時（気９１砧α〕
光が光電変換膜３６に入射し、光量に対応した信号電荷
がこの期間中にこの膜中で蓄積され、信号電荷の量に対
応して、領域３１に電位変動を与える。今、仮りにこの
膜３６が異種接合膜例えば商品名工、１１−ビコンで知
られるＺｎ５ｅ−ＺｎｘＣｄｌ−ｘＴｏ のような異種
接合膜の場合、得られる信号電荷はエレクトロンである
。従って光が強大左ときｎ 領域３１直下の空乏層内に
図示するように正常電荷４６（クロスハツチ部）に加え
て余剰電荷４５（同図の斜線部）が蓄わえられることに
なる。
がこの期間中にこの膜中で蓄積され、信号電荷の量に対
応して、領域３１に電位変動を与える。今、仮りにこの
膜３６が異種接合膜例えば商品名工、１１−ビコンで知
られるＺｎ５ｅ−ＺｎｘＣｄｌ−ｘＴｏ のような異種
接合膜の場合、得られる信号電荷はエレクトロンである
。従って光が強大左ときｎ 領域３１直下の空乏層内に
図示するように正常電荷４６（クロスハツチ部）に加え
て余剰電荷４５（同図の斜線部）が蓄わえられることに
なる。
１ｉ）ｔＩ 時（顎Ｇｋｔ’ｈｂ）
この時、ＩＴｏ側の端子４３の電位φＩＴＯは第３図で
示すように低い電圧ｖＬに設定すると、これにともなっ
てｎ＋領域３１直下の空乏層レベルが浅くなる。なぜな
ら、光電変換膜３５は容昂ヲ有しているので、ＩＴＯ端
子４３はｎ＋領域３１と容量結合がなされており、ＩＴ
Ｏ電位φＩＴＯが低くなると、ｎ＋領域３１の電位も低
くなるからである。
示すように低い電圧ｖＬに設定すると、これにともなっ
てｎ＋領域３１直下の空乏層レベルが浅くなる。なぜな
ら、光電変換膜３５は容昂ヲ有しているので、ＩＴＯ端
子４３はｎ＋領域３１と容量結合がなされており、ＩＴ
Ｏ電位φＩＴＯが低くなると、ｎ＋領域３１の電位も低
くなるからである。
一方、転送りロックφＶ１ｔφｖ２の垂直ブランキング
期間Ｖ、ＢＬＫ中に各々電極４１に印加される高周波転
送パルス列Ｓ１．Ｓ２によって、ｎ−領域３６直下の空
乏層レベルが１０時で示したポテンシャルレベルψ２か
ら、ｔｌ 時で示すψ４に増大する０又、ｎ＋領域３１
直下のポテンシャルレベル信号電荷が零時の電位）はｔ
。時に於いてψ１であったのが、ｔｌ 時には−に述の
ようにＩＴＯ電圧がｖＬ（たとえば８ｖと低くするので
領域３１直下のポテンシャルレベルもψ３と低くなる。
期間Ｖ、ＢＬＫ中に各々電極４１に印加される高周波転
送パルス列Ｓ１．Ｓ２によって、ｎ−領域３６直下の空
乏層レベルが１０時で示したポテンシャルレベルψ２か
ら、ｔｌ 時で示すψ４に増大する０又、ｎ＋領域３１
直下のポテンシャルレベル信号電荷が零時の電位）はｔ
。時に於いてψ１であったのが、ｔｌ 時には−に述の
ようにＩＴＯ電圧がｖＬ（たとえば８ｖと低くするので
領域３１直下のポテンシャルレベルもψ３と低くなる。
従来より提案されてきた余剰電荷を掃き捨てる方法に」
；ると、信号電荷が蓄積されているバケツの底（前述の
ｎ＋領域３１直下のポテンシャルレベルψ１）が深いｔ
寸であるから、余剰電荷分のみｑ 、ＣＣＤ 側へ前
述の高周波転送パルスＳ１．Ｓ２をゲートパルスとして
用いて捨てるには、ψ２レベルを１０時の図で示すψ６
レベル丑で深くしなければならない。このようにψ２レ
ベルを深くするには、ゲート電圧は通常のＬＳＩ設計レ
ベルから考えると約３０Ｖ以上必要とし、その結果素子
の耐圧をはるかに上回ってしまい（通常ＬＳＩでは３
− 最高でも２０Ｖ程度）、素子破壊をきたしてしまう。
；ると、信号電荷が蓄積されているバケツの底（前述の
ｎ＋領域３１直下のポテンシャルレベルψ１）が深いｔ
寸であるから、余剰電荷分のみｑ 、ＣＣＤ 側へ前
述の高周波転送パルスＳ１．Ｓ２をゲートパルスとして
用いて捨てるには、ψ２レベルを１０時の図で示すψ６
レベル丑で深くしなければならない。このようにψ２レ
ベルを深くするには、ゲート電圧は通常のＬＳＩ設計レ
ベルから考えると約３０Ｖ以上必要とし、その結果素子
の耐圧をはるかに上回ってしまい（通常ＬＳＩでは３
− 最高でも２０Ｖ程度）、素子破壊をきたしてしまう。
然るに、本発明ではたとえばゲート直下のポテンシャル
レベルがψ４で示すように浅くても、ＩＴＯ側の電圧を
低くするｖＬとすることにより上述の信号電荷が蓄積さ
れるバケツの底をψ３（ｔ。
レベルがψ４で示すように浅くても、ＩＴＯ側の電圧を
低くするｖＬとすることにより上述の信号電荷が蓄積さ
れるバケツの底をψ３（ｔ。
時にはψ１であったのが）と浅くすることにより、同図
の矢印で示すように余剰電荷分のみをＣＣＤ側へ容易に
移すことができる。
の矢印で示すように余剰電荷分のみをＣＣＤ側へ容易に
移すことができる。
１ｉｉ） ｔ２時０敗１刀Ｃ）
ｔｌ 時で記した矢印のように余剰電荷がＣＣＤ側へ移
った後の状態を示す。移り切るに要す時間は前記のゲー
ト領域ｑに於けるコンダクタンスｑｍで主として決まる
。通常は数ｎ８〜数百ｎｓ あれば充分である。すなわ
ち、ｔ２はｔｌの時刻より高々この程度の時間経過した
時刻であればよい。
った後の状態を示す。移り切るに要す時間は前記のゲー
ト領域ｑに於けるコンダクタンスｑｍで主として決まる
。通常は数ｎ８〜数百ｎｓ あれば充分である。すなわ
ち、ｔ２はｔｌの時刻より高々この程度の時間経過した
時刻であればよい。
同図かられかるように、前記ｎ＋領域３１直下の空乏層
領域（以後、絵素側と呼ぶ）に残存した信号電荷４６は
、前記のＱＣＣＤ電荷量以下の正常電荷として残る。転
送ＣＣＤ側の空乏層領域に移１４７・ ・・ された余剰電荷４６は同図の点々部ａで示す前記のＱＣ
ＣＤ電荷量相当分と、」−述したプルーミングの原因に
なる斜線部すで示す電荷量の足し合した量となる。すな
わち、ａとｂの合計が上述の余剰電荷４６に相当する。
領域（以後、絵素側と呼ぶ）に残存した信号電荷４６は
、前記のＱＣＣＤ電荷量以下の正常電荷として残る。転
送ＣＣＤ側の空乏層領域に移１４７・ ・・ された余剰電荷４６は同図の点々部ａで示す前記のＱＣ
ＣＤ電荷量相当分と、」−述したプルーミングの原因に
なる斜線部すで示す電荷量の足し合した量となる。すな
わち、ａとｂの合計が上述の余剰電荷４６に相当する。
この余剰電荷４６は垂直ブランキング期間中に後述する
ようなメカニズムで素子外部へ掃き捨てるので、ブルー
ミング、ハイライト残像分は再生画面に現われることは
ガい。
ようなメカニズムで素子外部へ掃き捨てるので、ブルー
ミング、ハイライト残像分は再生画面に現われることは
ガい。
曲） １３時（第１ｄ）
この時刻において、ＩＴＯ電圧φｒｒｏｆｆ：高い電圧
ｖＨたとえば２０Ｖに変化させることにより、絵素仙膿
或３１のバケツの底は再び深くなり、信号電荷としての
正常電荷４６はＣＯＤの転送りロックが印加されても転
送ＣＣＤ 側へリークせずに保持される。又このように
ＩＴＯ電圧を高くすると、光電変換膜３５へ印加される
バイアス電圧が低下し５ｖ程度となり、この高い期間中
に光電変換膜３５中で発生する電荷量を抑制することが
できる。すなわち、光量が強大であってもこの高い期間
中では発生する余剰電荷量が一定以上には増加しない機
能を光１５ ゛ 導変換膜３６にもたすととができるようになっている。
ｖＨたとえば２０Ｖに変化させることにより、絵素仙膿
或３１のバケツの底は再び深くなり、信号電荷としての
正常電荷４６はＣＯＤの転送りロックが印加されても転
送ＣＣＤ 側へリークせずに保持される。又このように
ＩＴＯ電圧を高くすると、光電変換膜３５へ印加される
バイアス電圧が低下し５ｖ程度となり、この高い期間中
に光電変換膜３５中で発生する電荷量を抑制することが
できる。すなわち、光量が強大であってもこの高い期間
中では発生する余剰電荷量が一定以上には増加しない機
能を光１５ ゛ 導変換膜３６にもたすととができるようになっている。
ｔ３時刻以後は、上述の余剰電荷ａ、ｂは両方とも」二
連のたとえば１．８朧程度の高周波転送パルスＳ１．Ｓ
２によって垂直ラインを構成するＣＣＤ中を転送するこ
とにより、水平転送ラインを経て素子外部へ排出される
。
連のたとえば１．８朧程度の高周波転送パルスＳ１．Ｓ
２によって垂直ラインを構成するＣＣＤ中を転送するこ
とにより、水平転送ラインを経て素子外部へ排出される
。
１■）ｔ４時（算ワロｅ）
この時刻になると、上述したように余剰電荷が全て素子
外部へ排出され、ＣＯＤ領域に存在する電荷量は零とな
り、絵素側にのみ正常な信号電荷４６が残っている。
外部へ排出され、ＣＯＤ領域に存在する電荷量は零とな
り、絵素側にのみ正常な信号電荷４６が残っている。
Ｖ）１５時（第Ｓ−ロ舌）
絵素読み込みパルス■ｃＨがクロック端子■に印加され
た瞬間に、信号電荷４６が矢印のように絵素側からＣＣ
Ｄ側へ読み込まれようとしているところを示すものであ
る。
た瞬間に、信号電荷４６が矢印のように絵素側からＣＣ
Ｄ側へ読み込まれようとしているところを示すものであ
る。
ｖｉ）ｔ６時（芽ぐいさ）
１５時から、一定時間（前述のように数十ｎｓ〜数百ｎ
ｓ）以」二経過した時点に於いて、信号電荷４６４６は
絵素側からＣＣＤ側へ全て読み込寸れた状態を示す。
ｓ）以」二経過した時点に於いて、信号電荷４６４６は
絵素側からＣＣＤ側へ全て読み込寸れた状態を示す。
以後の時間に於いて、転送パルスｖ１．■２（通常はＴ
Ｖの一水平走査期間１Ｈに相当する周波数１５、７５ｋ
ｔｌｚ）により垂直ライン中を信号電荷すなわち正常電
荷が転送され、素子外部へ順次取り出され、映像信号と
なることは周知のとおりである。
Ｖの一水平走査期間１Ｈに相当する周波数１５、７５ｋ
ｔｌｚ）により垂直ライン中を信号電荷すなわち正常電
荷が転送され、素子外部へ順次取り出され、映像信号と
なることは周知のとおりである。
このような簡単な駆動方法によって、強大光に対しても
、ハイライト残像ブルーミングが除去され、良好な画質
を得ることが可能となる。なお、」二連のようなインタ
ーライン型ＣＯＤにニュービュン膜を積層した撮像素子
での例において、従来の掃き捨て方法ではハイライト残
像、ブルーミングの抑制倍率（飽和光量の倍数で示す）
は高々１０〜２０倍程度であったのが、本発明のとと＜
１１でφＩＴＯを■Ｌ とし、”３ ｆ９’ＩＴＯｅ
”Ｈ（！：すルトともに、２０Ｖ程度以下の側圧範囲内
の駆動電圧具体的な断面構造を示すもので、５０はゲー
ト酸１７置・ 化膜、５１は厚いＳ １０２ 膜、５２は領域３１と光
電変換膜３５間に介在された金属電極、５３は膜３５上
の透明電極である。
、ハイライト残像ブルーミングが除去され、良好な画質
を得ることが可能となる。なお、」二連のようなインタ
ーライン型ＣＯＤにニュービュン膜を積層した撮像素子
での例において、従来の掃き捨て方法ではハイライト残
像、ブルーミングの抑制倍率（飽和光量の倍数で示す）
は高々１０〜２０倍程度であったのが、本発明のとと＜
１１でφＩＴＯを■Ｌ とし、”３ ｆ９’ＩＴＯｅ
”Ｈ（！：すルトともに、２０Ｖ程度以下の側圧範囲内
の駆動電圧具体的な断面構造を示すもので、５０はゲー
ト酸１７置・ 化膜、５１は厚いＳ １０２ 膜、５２は領域３１と光
電変換膜３５間に介在された金属電極、５３は膜３５上
の透明電極である。
発明の効果
以上のように、本発明は、強大光に対しても固体撮像素
子の耐圧の範囲内の電圧にて、ハイライト残像、プルー
ミングを容易に除去することができ、高性能な固体撮像
素子の実現に大きく寄与するものである。
子の耐圧の範囲内の電圧にて、ハイライト残像、プルー
ミングを容易に除去することができ、高性能な固体撮像
素子の実現に大きく寄与するものである。
第１図は固体撮像素子の概略平面図、第２図は示す構造
図、第６図は同素子の要部構造断面図である。 ３１・・・・・・電極領域、３２・・・・・・転送チャ
ンネル領域、３５・・・・・・光電変換膜、４１・・・
・・・転送および読込みゲート電極、４２・・・・・・
Ｓｉ基板、４３・・・・・・透１８べ一：゛ 切電極端子、５３・・・・・・透明電極、Ｓｌ、Ｓ２・
・団・尚周波転送パルス、φＩ Ｔｏ”’ ”’透明電
極に印加するパルス。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ｆ 第３図 ｔす 第４図 Ｘ′ 第５図 第６図 ４３（ＩＴの
図、第６図は同素子の要部構造断面図である。 ３１・・・・・・電極領域、３２・・・・・・転送チャ
ンネル領域、３５・・・・・・光電変換膜、４１・・・
・・・転送および読込みゲート電極、４２・・・・・・
Ｓｉ基板、４３・・・・・・透１８べ一：゛ 切電極端子、５３・・・・・・透明電極、Ｓｌ、Ｓ２・
・団・尚周波転送パルス、φＩ Ｔｏ”’ ”’透明電
極に印加するパルス。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ｆ 第３図 ｔす 第４図 Ｘ′ 第５図 第６図 ４３（ＩＴの
Claims (1)
- 水平、垂直の各クロックパルスにより動作し、前記垂直
クロックパルスの垂直ブランキング期間中に、垂直転送
パルスより高い周波転送パルスが一定期間印加されて動
作する走査面上に、光電変換膜およびこの−Ｆに透明電
極が設けられ、前記高周波転送パルスの存在する期間中
に対応して、前記透明電極に第１の期間と第２の期間で
異なる大きさの電圧を印加することを特徴とする固体撮
像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122802A JPS6016074A (ja) | 1983-07-06 | 1983-07-06 | 固体撮像装置の駆動方法 |
| US06/626,730 US4661830A (en) | 1983-07-06 | 1984-07-02 | Solid state imager |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122802A JPS6016074A (ja) | 1983-07-06 | 1983-07-06 | 固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016074A true JPS6016074A (ja) | 1985-01-26 |
| JPH0444470B2 JPH0444470B2 (ja) | 1992-07-21 |
Family
ID=14844993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122802A Granted JPS6016074A (ja) | 1983-07-06 | 1983-07-06 | 固体撮像装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768234B2 (en) | 2000-03-14 | 2004-07-27 | Kitz Corporation | Electric actuator and fixing structure of the actuator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163882A (en) * | 1979-06-06 | 1980-12-20 | Nec Corp | System for driving charge transfer element |
| JPS5844864A (ja) * | 1981-09-11 | 1983-03-15 | Hitachi Ltd | 固体撮像素子の駆動方法 |
-
1983
- 1983-07-06 JP JP58122802A patent/JPS6016074A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163882A (en) * | 1979-06-06 | 1980-12-20 | Nec Corp | System for driving charge transfer element |
| JPS5844864A (ja) * | 1981-09-11 | 1983-03-15 | Hitachi Ltd | 固体撮像素子の駆動方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768234B2 (en) | 2000-03-14 | 2004-07-27 | Kitz Corporation | Electric actuator and fixing structure of the actuator |
| US6885119B2 (en) | 2000-03-14 | 2005-04-26 | Kitz Corporation | Electric actuator and structure for fixing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444470B2 (ja) | 1992-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2525781B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS6115475A (ja) | 撮像素子及び撮像装置 | |
| JPH0118629B2 (ja) | ||
| JPS5983477A (ja) | 撮像方式 | |
| JPH022793A (ja) | ２次元ｃｃｄ撮像素子の駆動方法 | |
| JPH02309877A (ja) | 固体撮像装置 | |
| JPH0237884A (ja) | 固体撮像素子の駆動方法 | |
| JPS6016074A (ja) | 固体撮像装置の駆動方法 | |
| JP2988557B2 (ja) | 固体撮像装置及びそれを用いたカメラ装置 | |
| JPS6016075A (ja) | 固体撮像装置 | |
| JPS59122085A (ja) | 固体撮像素子 | |
| US4661830A (en) | Solid state imager | |
| US4599637A (en) | Solid state imaging device with photoconductive layer | |
| JPS59132655A (ja) | 固体撮像装置 | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS6089177A (ja) | 撮像素子 | |
| JPH03195278A (ja) | 固体撮像装置の光電変換制御方法 | |
| JPH05316429A (ja) | 固体撮像装置の駆動方法 | |
| JPS63215064A (ja) | 固体撮像装置 | |
| JPH0786552A (ja) | 固体撮像素子 | |
| JPH01238385A (ja) | 撮像装置と電子スチルカメラ | |
| JPS60165182A (ja) | 撮像装置 | |
| JPS58215876A (ja) | 固体撮像装置の駆動方法 | |
| JPS59153382A (ja) | 静止画記録装置 | |
| JPH05130511A (ja) | 固体撮像装置の駆動方法 |