JPS6016102B2 - 半導体チップ実装構造 - Google Patents
半導体チップ実装構造Info
- Publication number
- JPS6016102B2 JPS6016102B2 JP52055199A JP5519977A JPS6016102B2 JP S6016102 B2 JPS6016102 B2 JP S6016102B2 JP 52055199 A JP52055199 A JP 52055199A JP 5519977 A JP5519977 A JP 5519977A JP S6016102 B2 JPS6016102 B2 JP S6016102B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal foil
- bonding
- hole
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体チップ実装構造の改良に関する。
本発明の目的は、半導体チップのそれぞれの端子を同時
に実装し、ボンディング工程から、最終完成までをテー
プ状で加工するフィルムキャリア方式において、支持体
である、絶縁テープを持たない金属箔パターンが、パタ
ーン作成及び後工程の際に取扱いにおいて、破損したり
、曲がったり、しにくいということである。
に実装し、ボンディング工程から、最終完成までをテー
プ状で加工するフィルムキャリア方式において、支持体
である、絶縁テープを持たない金属箔パターンが、パタ
ーン作成及び後工程の際に取扱いにおいて、破損したり
、曲がったり、しにくいということである。
本発明の他の目的は、半導体チップの端子を接合する、
半導体チップ実装用の貫通穴のまわりから内側に延びる
両持ち張出し式のパターン化された金属箔において、そ
の各々の端子の相対位置精度が高く、半導体チップのボ
ンディングの能率が向上し、歩蟹りが上がることにある
。
半導体チップ実装用の貫通穴のまわりから内側に延びる
両持ち張出し式のパターン化された金属箔において、そ
の各々の端子の相対位置精度が高く、半導体チップのボ
ンディングの能率が向上し、歩蟹りが上がることにある
。
従釆のフィルムキャリア方式における、パターン化され
た金属箔のついた絶縁テープの特に、半導体チップ実装
用貫通穴のまわりから、内側に延びて片持ち張出し式の
金属箔は、第１図、第２図に示す如く各々端子が細く独
立してとび出しているため、そのパターン作成作業及び
、後工程の際の取扱いで、わずかの力でもその細い金属
箔は、破損したり、曲がってしまう。
た金属箔のついた絶縁テープの特に、半導体チップ実装
用貫通穴のまわりから、内側に延びて片持ち張出し式の
金属箔は、第１図、第２図に示す如く各々端子が細く独
立してとび出しているため、そのパターン作成作業及び
、後工程の際の取扱いで、わずかの力でもその細い金属
箔は、破損したり、曲がってしまう。
さらに半導体チップへ、ギャングボンデングする際に、
各々の端子の先端の高さ、位置が正確に出にく〈、従っ
て、半導体チップの端子とテープのパターンと位置ずれ
がきて、接合できなかったり、接合してもその強度が低
いため、歩蟹りを低下させる結果になる。本発明はかか
る欠点を除去したもので、平面図あらわす第３図、第３
図の断面図である第４図に示す如く絶黍譲基板１を持た
ない金属箔パターン２の先端部が、同じ金属箔でつなが
っているため、各々に端子が片持ち張出し式と違って、
ばらばらになることはなく、取扱いも後工程作業も容易
である。
各々の端子の先端の高さ、位置が正確に出にく〈、従っ
て、半導体チップの端子とテープのパターンと位置ずれ
がきて、接合できなかったり、接合してもその強度が低
いため、歩蟹りを低下させる結果になる。本発明はかか
る欠点を除去したもので、平面図あらわす第３図、第３
図の断面図である第４図に示す如く絶黍譲基板１を持た
ない金属箔パターン２の先端部が、同じ金属箔でつなが
っているため、各々に端子が片持ち張出し式と違って、
ばらばらになることはなく、取扱いも後工程作業も容易
である。
さらに、第３図からも明らかなように、後工程における
先端結合用金属箔５の取り除き作業の際に、切断による
力が働き、リード端子と、半導体チップ端子との接合の
弱いものや、接合していないものは、そのリード端子先
端が持ち上って不良の検出が容易にできるという利点も
ある。また第５図に示す如く、先端部を切断せずにその
まま端子を延長して、半導体チップ実装用貫通穴をこえ
て、両持ち張出し式に使用することもできる。なお、こ
の場合は、後工程における端子の切断は不必要となる。
さらに正面図の第６図、第６図の断面図である第７図に
示す如く絶縁基板Ｉを持たない金属箔パターン２の先端
部を延長して、その先端を同一の絶黍毅基板１から貫通
穴の中央部に延長して形成した先端結合用絶縁部７に接
続固定して、前記金属箔パターン２において前記貫通穴
内に位置する部分に半導体接合用端子４を接合する。以
上の如く本発明は、同一の絶縁基板の貫通穴のまわりか
ら内側に延びる金属箔パタ−ンを両持ちに張り出させた
ので従来の如き片持ちの張り出しでないため、金属箔パ
ターンの作成時、半導体チップの端子との接合時、又後
工程の取扱いの際に、その金属箔パターンが破損したり
曲がったりせず、良好なボンディングが可能となった。
先端結合用金属箔５の取り除き作業の際に、切断による
力が働き、リード端子と、半導体チップ端子との接合の
弱いものや、接合していないものは、そのリード端子先
端が持ち上って不良の検出が容易にできるという利点も
ある。また第５図に示す如く、先端部を切断せずにその
まま端子を延長して、半導体チップ実装用貫通穴をこえ
て、両持ち張出し式に使用することもできる。なお、こ
の場合は、後工程における端子の切断は不必要となる。
さらに正面図の第６図、第６図の断面図である第７図に
示す如く絶縁基板Ｉを持たない金属箔パターン２の先端
部を延長して、その先端を同一の絶黍毅基板１から貫通
穴の中央部に延長して形成した先端結合用絶縁部７に接
続固定して、前記金属箔パターン２において前記貫通穴
内に位置する部分に半導体接合用端子４を接合する。以
上の如く本発明は、同一の絶縁基板の貫通穴のまわりか
ら内側に延びる金属箔パタ−ンを両持ちに張り出させた
ので従来の如き片持ちの張り出しでないため、金属箔パ
ターンの作成時、半導体チップの端子との接合時、又後
工程の取扱いの際に、その金属箔パターンが破損したり
曲がったりせず、良好なボンディングが可能となった。
しかも各金属箔パターンが先端において連結しているの
でそのパターンの位置も定まり半導体チップの端子との
接合精度も向上するものである。又、半導体チップの端
子が接合する部分の金属箔パターンは絶案該基板の貫通
穴内にあるためこの貫通穴にボンディングツールが入る
こととなり金属箔パターンを直接に加熱と加圧が施され
接合が強固に且つ安定になされるものである。以上本発
明に関するテープキャリア方式の改良の一実施例をあげ
て説明してきたが、本発明の基本的な考え方を逸脱する
ことなく多少の変化を施したものを本発明に含まれるこ
とはもちろんである。
でそのパターンの位置も定まり半導体チップの端子との
接合精度も向上するものである。又、半導体チップの端
子が接合する部分の金属箔パターンは絶案該基板の貫通
穴内にあるためこの貫通穴にボンディングツールが入る
こととなり金属箔パターンを直接に加熱と加圧が施され
接合が強固に且つ安定になされるものである。以上本発
明に関するテープキャリア方式の改良の一実施例をあげ
て説明してきたが、本発明の基本的な考え方を逸脱する
ことなく多少の変化を施したものを本発明に含まれるこ
とはもちろんである。
第１図は、従釆のフィルムキャリア方式で実装された半
導体チップの平面図であり、第２図は、その断面図であ
る。 第３図は、本発明の改良されたフィルムキャリア方式で
実装された平面図であり、第４図はその断面図である。
第５図は、その応用例である。さらに第６図は、本発明
の別の応用例であり、第７図は、その断面図である。図
中の主な番号の名称を明記すると、１…・・・絶縁基板
、２・・・・・・金属箔パターン、３…・・・半導体チ
ップ、４・…・・半導体接合用端子、５・・・・・・先
端結合用金属箔、６・・…・両持ち張出し式金属箔パタ
ーン、７・・・・・・先端結合用絶縁部。オー図 矛Ｚ図 キ３図 矛４図 矛５図 才６図 矛了豆も
導体チップの平面図であり、第２図は、その断面図であ
る。 第３図は、本発明の改良されたフィルムキャリア方式で
実装された平面図であり、第４図はその断面図である。
第５図は、その応用例である。さらに第６図は、本発明
の別の応用例であり、第７図は、その断面図である。図
中の主な番号の名称を明記すると、１…・・・絶縁基板
、２・・・・・・金属箔パターン、３…・・・半導体チ
ップ、４・…・・半導体接合用端子、５・・・・・・先
端結合用金属箔、６・・…・両持ち張出し式金属箔パタ
ーン、７・・・・・・先端結合用絶縁部。オー図 矛Ｚ図 キ３図 矛４図 矛５図 才６図 矛了豆も
Claims (1)
- １ 貫通穴を有する絶縁基板と、絶縁基板上に形成され
前記貫通穴のまわりから内側に延び再び同一の絶縁基板
に至る形状した両持ちに張り出しされる金属箔パターン
と、前記貫通穴内に位置する前記金属箔パターンに端子
が接合される半導体チツプを有することを特徴とする半
導体チツプ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52055199A JPS6016102B2 (ja) | 1977-05-13 | 1977-05-13 | 半導体チップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52055199A JPS6016102B2 (ja) | 1977-05-13 | 1977-05-13 | 半導体チップ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53139976A JPS53139976A (en) | 1978-12-06 |
| JPS6016102B2 true JPS6016102B2 (ja) | 1985-04-23 |
Family
ID=12992003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52055199A Expired JPS6016102B2 (ja) | 1977-05-13 | 1977-05-13 | 半導体チップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016102B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56133861A (en) * | 1980-03-24 | 1981-10-20 | Hitachi Ltd | Film carrier |
| JPS57184226A (en) * | 1981-05-08 | 1982-11-12 | Nec Corp | Semiconductor device |
| JPS5927538A (ja) * | 1982-08-05 | 1984-02-14 | Ricoh Co Ltd | Ｉｃのパツドの配列方法 |
| JPS61195056U (ja) * | 1985-05-25 | 1986-12-04 | ||
| JPH09326414A (ja) * | 1996-06-06 | 1997-12-16 | Nec Corp | テープ・キャリア・パッケージ型半導体装置 |
-
1977
- 1977-05-13 JP JP52055199A patent/JPS6016102B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53139976A (en) | 1978-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783125B2 (ja) | ワイヤボンディング方法 | |
| US4466183A (en) | Integrated circuit packaging process | |
| JPH02273944A (ja) | リード付き半導体素子の製造方法 | |
| JPH05315517A (ja) | 半導体装置 | |
| JPS5932152Y2 (ja) | 回路基板用導電パタ−ン | |
| JPH054315Y2 (ja) | ||
| JPH0582596A (ja) | リードフレーム | |
| JPS62101097A (ja) | 高周波素子の実装方法 | |
| JPH066488Y2 (ja) | 表面実装用小型チョークコイル装置 | |
| JPS62213211A (ja) | チツプ・インダクタ | |
| JPS5844597Y2 (ja) | Ｉｃパツケ−ジ用リ−ド構造 | |
| JPS6228782Y2 (ja) | ||
| JPH0132330Y2 (ja) | ||
| JPS6258146B2 (ja) | ||
| JPH0740534B2 (ja) | インダクタンス装置の製造方法 | |
| JPS6141232Y2 (ja) | ||
| JPS6242526Y2 (ja) | ||
| SU529028A1 (ru) | Способ соединени контактных площадок проволочной перемычкой при монтаже микросхем | |
| JPS6079739U (ja) | 半導体装置の特性測定装置 | |
| JPS6364349A (ja) | 半導体装置の製造方法 | |
| JPH0124755Y2 (ja) | ||
| JPH0313847Y2 (ja) | ||
| JPH02241084A (ja) | 電子部品装着方法 | |
| JPS60261200A (ja) | チツプ部品の実装方法 | |
| JPH04116941A (ja) | 光半導体装置の製造方法 |