JPS6016432A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6016432A
JPS6016432A JP59104579A JP10457984A JPS6016432A JP S6016432 A JPS6016432 A JP S6016432A JP 59104579 A JP59104579 A JP 59104579A JP 10457984 A JP10457984 A JP 10457984A JP S6016432 A JPS6016432 A JP S6016432A
Authority
JP
Japan
Prior art keywords
semiconductor
tab
bonding
layer
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59104579A
Other languages
English (en)
Inventor
Yoshiaki Wakashima
若島　喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59104579A priority Critical patent/JPS6016432A/ja
Publication of JPS6016432A publication Critical patent/JPS6016432A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体ペレットをタブにダイボンディングした
半導体装置に関する。
半導体ペレットのダイボンディング法としては、通常次
の２通りの方法が行なわれている。その１つは、タブ表
面に予かじめ金めっき層を形成しておき、タブ上に半導
体ペレットを載置して両者を金と半導体との共晶温度以
上に加熱して接着する方法であり、もう１つは、タブ表
面に液状のＡｇペーストを塗布し、タブ上へＡｇペース
トを挾むように半導体ペレットを載置して接着する方法
である。前者の方法では、（１）接着時に半導体ペレッ
トとタブとを金と半導体との共晶温度以上に加熱する必
要がある。（２１半導体ペレットとタブとの間に発生す
る熱膨張係数の差に基づく応力を吸収できず、半導体ペ
レットの特性の劣化、更には半導体ペレットにクラック
が生じるおそれがある。（３１作業工数がかかる等の欠
点があり、後者の方法では、（１１Ａｇペーストの塗布
工数がかかる、（２１Ａｇペーストの塗布量がばらつき
易く、量が少いときは接着不良及び半導体ペレットにク
ラックを招き、量が多いときは半導体ペレットを汚染し
特性の低下を招く、等の欠点がある。
本発明の目的は、上述の如き欠点を除去した改良された
半導体ペレットのダイボンディング法を用いた半導体装
置を提供することにある。本発明の半導体装置の半導体
ペレットのダイボンディング法の特徴とするところは、
予かじめ接着材層を硬化状態となるように形成しておき
、それをタブ面上に載置して加熱接着するようにした点
にある。
以下本発明の実施例図面により詳細に説明する。
図において、１は周知の方法により所定のｐｎ接合を形
成した大面積の半導体ウェハで、本発明の実施に当って
は、このウェハ１の一方の面に接着材層２を形成する（
第１図）。接着材層２は塗布、印刷等により所望の厚さ
で一様にウニ八表面に被着し硬化せしめる。接着材層２
としては、例えばＡｇペーストなどの常温で固体で且つ
加熱により溶融するものを使用する。第１図に示した半
導体ウェハ１は一方の面に接着材層２が被着された状態
で所望の大きさの半導体ペレット１１に分割される（第
２図）。半導体ベレット１１はその接着材層２が被着さ
れた側をタブ３側にしてタブ３上に載置する（第３図）
。半導体ペレット１１をタブ３上に載置した状態で、両
者を接着材層２が溶融する温度に加熱し、接着する（第
４図）。
図面では接着材層２は大面積のウェハの状態において形
成する場合を示しているが、半導体ペレットに分割した
後に形成してもよい。しかしながら、ウェハの状態で形
成する方法が量産性の点で優れている。
以上のような本発明のダイボンディング法によれば、接
着材層を半導体ベレット面に予かじめ塗布印刷等により
所定の厚さに形成しであるため、接着材層の厚さ不足或
いは過剰による問題、即ち接着不良、クラック発生成い
は特性低下等の生じるおそれは一掃される。また接着材
層は接着処理直前の状態では液状でないため接着処理時
にベレットの取扱いが容易になる効果もある。
【図面の簡単な説明】
第１図から第４図は本発明ダイボンディング法を説明す
るための概略工程図である。 １・・・半導体ウェハ、２・・・接着材層、３・・・タ
ブ、１１・・・半導体ペレット。

Claims (1)

    【特許請求の範囲】
  1. １、少なくとも所定位置に半導体ペレットが載置される
    タブと、前記タブ上に接着材層を介して接着された半導
    体ペレットとからなる半導体装置において、前記接着材
    層は加熱すると溶融する性質を有する有機樹脂を含む部
    材であることを特徴とする半導体装置。
JP59104579A 1984-05-25 1984-05-25 半導体装置 Pending JPS6016432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59104579A JPS6016432A (ja) 1984-05-25 1984-05-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59104579A JPS6016432A (ja) 1984-05-25 1984-05-25 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1981878A Division JPS54113253A (en) 1978-02-24 1978-02-24 Bonding method of semiconductor pellet

Publications (1)

Publication Number Publication Date
JPS6016432A true JPS6016432A (ja) 1985-01-28

Family

ID=14384343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59104579A Pending JPS6016432A (ja) 1984-05-25 1984-05-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS6016432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0413583U (ja) * 1990-05-25 1992-02-04
US7407084B2 (en) 2004-12-06 2008-08-05 Unaxis Trading Ltd Method for mounting a semiconductor chip onto a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0413583U (ja) * 1990-05-25 1992-02-04
US7407084B2 (en) 2004-12-06 2008-08-05 Unaxis Trading Ltd Method for mounting a semiconductor chip onto a substrate

Similar Documents

Publication Publication Date Title
US4257156A (en) Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
JPS61112345A (ja) 半導体装置の製造方法
JPH0222540B2 (ja)
US10607962B2 (en) Method for manufacturing semiconductor chips
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
US3585711A (en) Gold-silicon bonding process
JPS6016432A (ja) 半導体装置
JP2680364B2 (ja) 半導体装置の製造方法
US3233309A (en) Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design
US4659006A (en) Method of bonding a die to a substrate
JPS61125025A (ja) 半導体装置の製造方法
JP2626033B2 (ja) 半導体装置の製造方法
EP0687000B1 (en) Method for bonding integrated circuit chips to substrates
JPH0526744Y2 (ja)
EP0736225A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JPH04247640A (ja) 半導体装置の製造方法
JP2526666B2 (ja) リ―ドフレ―ムへのフィルム貼り付け方法
JPH01272125A (ja) 半導体装置の製造方法
JPS6049637A (ja) 半導体基板のマウント方法
JPH04142042A (ja) 半導体装置の製造方法
JPS609344B2 (ja) 半導体装置の製造方法
JPS5927536A (ja) 半導体装置及びその製造方法
JPS54113253A (en) Bonding method of semiconductor pellet
JPS6396930A (ja) 半導体装置の製造方法
JPS61127137A (ja) 半導体チツプの固着方法