JPS6016459A - 読み出し専用記憶装置 - Google Patents

読み出し専用記憶装置

Info

Publication number
JPS6016459A
JPS6016459A JP58124458A JP12445883A JPS6016459A JP S6016459 A JPS6016459 A JP S6016459A JP 58124458 A JP58124458 A JP 58124458A JP 12445883 A JP12445883 A JP 12445883A JP S6016459 A JPS6016459 A JP S6016459A
Authority
JP
Japan
Prior art keywords
film
insulation
gate electrode
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58124458A
Other languages
English (en)
Inventor
Eiji Sugimoto
杉本　榮治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58124458A priority Critical patent/JPS6016459A/ja
Publication of JPS6016459A publication Critical patent/JPS6016459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本う６明は絶縁ゲート型電界効果トランジスタ（以下Ｉ
ＧＦＥＴ）を主な構成要素とした半導体読み出し専用記
憶装置に関する。
〔従来技術〕
ＩＧ）’ＥＴによる読み出し専用記憶装＠（以下ｍｖ）
の構成方法には、１ＧＦＥＴｉａｌ力線に対して並列に
接続する横積み型と、１ＧＦＥ’ｌ、直列に接続する縦
積み型に大別する事が出来る。前者は高速動作が容易で
ある反面高密度化しにくく高価であシ。
後者は逆に尚速動作には適さないが高密度化が容易であ
り大容［ＬＯＭに適している。又１（、Ｕ　Ｍの１き込
み方法には、前記横積み型に主として適用されているコ
ンタクト切換え方式、拡散層切換え方式、及び前記縦積
み型に主として適用されているイオン注入切換え方式等
が一般的である。以上３方式の概略を第１図（コンタク
ト切換え方式）。
第２図（拡＃！Ｌ層切換え方式）、第３図（イオン注入
切換え方式）にボす。なお三図共（Ａ）はトランジスタ
記号で示した回路接続図、（Ｂ）は断面ｔ１４造図であ
り、三図共横方向に関してはほぼ同一規準で描かれてい
ることから大きさ金比叡できるようにしである。
前記の如くイオン注入切換え方式による縦積型ＲＯＭは
最も高密度化に適している。しがしながら）Ｌ〇八への
重要な要素であるコード受注から製品の出荷までの時間
（以下ＴＡＴと記す）に関しては、イオン注入切換え方
式は、ゲート電極形成前にイオン注入を行う必要がある
事から比較的長い。
なお前記三方式の内最もＴ　Ａ　Ｔの短かい方式はコン
タクト切換え方式であるが、前述の如く多くの面）Ａｔ
イ了するため抵密度であり高価である。
〔発明の目的〕
本発明の目的は、高密度にしてＴＡＴの短かい縦積型Ｉ
Ｌ’ｃ）Ｍを提供することにある・〔発明の構成〕 不発明による読み出し専用記憶装置（Ｂ、ＵＭ）は。
直列１ｃ接続したＩ　ＩＪ　Ｆ’　Ｅ　Ｔのソース、ド
レイン間を短絡せしむる事によって書き込む縦積み型１
（Ｕ　Ｍにおいて、前記短絡は、前記ソース、ドレイン
のそれぞれにゲート電極と自己整合的に穿ゆれたコンタ
クト孔全通して前記ゲート電極とは絶縁された導電層に
よってなされる半金特徴とする。
〔実施例〕
次に本発明による実施例を第４図を参照して説明する。
第４図（Ａ）、　（ＩＪＩお（（１）、（至）は各々本
発明による実施例の製造方法を順に説明するための断面
図。
第４図（匂は対応するトランジスタ記号で示した回路図
である。
一導電性半導体基体例えばシリコン基体（１）、の表面
に形成した絶縁薄膜（２）、上に形成されたゲート電極
、例えば多結晶シリコン膜（３）、前自己多結晶シリコ
ン膜（３）上に絶縁膜（４）を介して形成したｒｉｉＪ
記絶縁膜（４）とは異質な第二の絶ｉｔ膜（５）全形成
する（第４図（Ａ））。
次に、前記第二の絶縁膜（５）と同じ絶縁膜全形成し、
主として下方向にのみエツチングされる異方性エツチン
グ全第二回目に形成した第二の絶縁膜と同じ絶縁膜と同
じ厚さだけ除去すべく行い、第４図ＦＢ１の如くゲート
電極３１の側面にも第二の絶縁膜（５１）’を形成する
。なおゲート電極が多結晶シリコン膜であれば第４図（
Ｈ）の如く側面部にも絶縁膜４１を介しておくのが好ま
しい。さらにソース、ドレイン（７）全イオン注入法等
で形成した後。
層間絶縁膜（６）全形成する。
次に、前記絶縁膜４１．２１はエツチングされるが前記
第二の絶縁膜はエツチングされない方法で、ｌ（ＵＭコ
ード書き込み用コンタクト孔のエツチングを行う第４図
（Ｑ）。
次に両コンタクト孔を接続する導電層１例えば。
アルミニウム膜８もしくは多結晶シリコン膜等を形成す
る。つま−り第４図（１））左方から１ＧＦＥ’ｒ　Ｑ
、。
Ｑ２．Ｑ３　が形成されているが、そのうちＱ２は第４
図（匂の如くソース、ドレイン間が短絡されていること
になる。
以上の如く、不発明によれば、ゲート電極全形成した後
にコードの誉き込みが可能であ、Ｑ　Ｔ　Ａ　Ｔは前記
コンタクト切換え方式の場合と同様に短かく、シかもコ
ンタクト孔の為の余分な面積を必要としないためイオン
注入切換え方式の縦横比ＵＭと全く同じ面積で実現出来
、従って高密度にして高密度にしてＴＡＴの短かい読み
出し専用記憶装置を実現できる。
【図面の簡単な説明】
第１図（Ａ）、　（Ｂ１．第２図（〜ｉＨ）、第３図ｔ
Ａ）、　ＣＢ）は各々従来？ｌＪによるＲＯＭの回路１
９Ｕ及び断面構造図である。第４図（Δ）〜（ト）は各
々不発明による一実施例全工程順に示す断面構造図、第
４図（匂はその回路図である。 なお図において、１・・・・・−導電性半導体基体。 ２・・・・・絶縁薄膜、３・・・・・・多結晶シリコン
膜、４゜４１・・・・・・絶縁膜、５．５１・・・・・
２８２の絶縁膜、６・・・・・・層間絶縁）漠、７・・
・・・ソース、ドレイン領域。 ８・・・・・アルミニウム膜。

Claims (1)

    【特許請求の範囲】
  1. 一導電性の半導体基体の表面に形成した絶縁ゲート型電
    界効果トランジスタを複数個直列に接続し、前記直列に
    接続した絶縁ゲート型電界効果トランジスタのソースと
    ドレイン間全短絡せしむる事によって書き込む縦積型の
    読み出し専用記憶装置において、前記ソースとドレイン
    間を短絡せしむる手段は、前記ソース、ドレインのそれ
    ぞれにゲート電極と自己整合的に穿かれたコンタクト孔
    を通して前記ゲート電極とは絶縁された導電層による事
    を特徴とする読み出し専用記憶装置。
JP58124458A 1983-07-08 1983-07-08 読み出し専用記憶装置 Pending JPS6016459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58124458A JPS6016459A (ja) 1983-07-08 1983-07-08 読み出し専用記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58124458A JPS6016459A (ja) 1983-07-08 1983-07-08 読み出し専用記憶装置

Publications (1)

Publication Number Publication Date
JPS6016459A true JPS6016459A (ja) 1985-01-28

Family

ID=14886015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58124458A Pending JPS6016459A (ja) 1983-07-08 1983-07-08 読み出し専用記憶装置

Country Status (1)

Country Link
JP (1) JPS6016459A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207057A (ja) * 1985-03-11 1986-09-13 Sanyo Electric Co Ltd 半導体集積装置の製造方法
JPS6242458A (ja) * 1985-08-19 1987-02-24 Seiko Epson Corp 半導体装置
JPS62120069A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd Ｒｏｍ半導体装置の製造方法
JPS62206873A (ja) * 1986-03-07 1987-09-11 Seiko Epson Corp 半導体装置の製造方法
JPS62262455A (ja) * 1986-05-09 1987-11-14 Seiko Epson Corp 半導体装置の製造方法
US5323048A (en) * 1991-05-20 1994-06-21 Matsushita Electronics Corporation MIS type semiconductor ROM programmed by conductive interconnects

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207057A (ja) * 1985-03-11 1986-09-13 Sanyo Electric Co Ltd 半導体集積装置の製造方法
JPS6242458A (ja) * 1985-08-19 1987-02-24 Seiko Epson Corp 半導体装置
JPS62120069A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd Ｒｏｍ半導体装置の製造方法
JPS62206873A (ja) * 1986-03-07 1987-09-11 Seiko Epson Corp 半導体装置の製造方法
JPS62262455A (ja) * 1986-05-09 1987-11-14 Seiko Epson Corp 半導体装置の製造方法
US5323048A (en) * 1991-05-20 1994-06-21 Matsushita Electronics Corporation MIS type semiconductor ROM programmed by conductive interconnects
EP0630052A3 (en) * 1991-05-20 1995-03-15 Matsushita Electronics Corp MIS semiconductor device and its manufacturing process.

Similar Documents

Publication Publication Date Title
US4700457A (en) Method of making multilayer capacitor memory device
US5364811A (en) Method of manufacturing a semiconductor memory device with multiple device forming regions
JP2733911B2 (ja) 半導体素子及びその製造方法
US5247196A (en) Semiconductor memory device including capacitor having stacked structure and manufacturing method thereof
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
US5229314A (en) Method of manufacturing field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulation
KR100190522B1 (ko) 반도체 메모리 집적회로 및 그 제조방법
US6188099B1 (en) Storage capacitor structure
JP2570100B2 (ja) 半導体記憶装置
JPH046106B2 (ja)
US5300444A (en) Method of manufacturing a semiconductor device having a stacked structure formed of polycrystalline silicon film and silicon oxide film
US4173819A (en) Method of manufacturing a dynamic random access memory using MOS FETS
JPH0770618B2 (ja) 半導体記憶装置およびその製造方法
KR20090111050A (ko) 반도체 소자 및 그의 제조방법
JPS58140151A (ja) 半導体集積回路装置
JPS6113388B2 (ja)
JP2906875B2 (ja) 半導体メモリセル及びその製造方法
US5157469A (en) Field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulators
JPH07106518A (ja) 半導体集積回路およびその製造方法
JPH0336762A (ja) 半導体メモリ装置
JPH03116965A (ja) メモリセル構造
JPS583270A (ja) 半導体記憶装置
JPS62165971A (ja) ダイナミツク型半導体記憶素子
KR20260051761A (ko) 반도체 장치
JP2996409B2 (ja) 半導体装置およびその製造方法