JPS60165763A - 光−電子素子集積回路装置の製造方法 - Google Patents
光−電子素子集積回路装置の製造方法Info
- Publication number
- JPS60165763A JPS60165763A JP59020077A JP2007784A JPS60165763A JP S60165763 A JPS60165763 A JP S60165763A JP 59020077 A JP59020077 A JP 59020077A JP 2007784 A JP2007784 A JP 2007784A JP S60165763 A JPS60165763 A JP S60165763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- circuit device
- opto
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は化合物半導体を用いた光−電子素子集積回路装
置の製造方法、特にそのオーミック電極に係わるもので
ある。
置の製造方法、特にそのオーミック電極に係わるもので
ある。
光−電子素子集積回路装置における従来のオーミンク電
極構造としてはｎ型Ｇ ａ Ａ ｓに対しては第１層Ａ
ｕ Ｇ ｅ、第２層ＮｉまたはＣｒ、第３層Ａｕより
なる３層構造のものが知られている。この従来の電極構
造では、第１層ＡｕＧｅ （Ｇｅ４〜８ｗｔ％）に対す
る第２層Ｎｉの膜厚比の選び方、およびオーム性接触を
得るための熱処理温度の選び方によっては、熱処理後の
平坦性が著しく悪化することがあった。
極構造としてはｎ型Ｇ ａ Ａ ｓに対しては第１層Ａ
ｕ Ｇ ｅ、第２層ＮｉまたはＣｒ、第３層Ａｕより
なる３層構造のものが知られている。この従来の電極構
造では、第１層ＡｕＧｅ （Ｇｅ４〜８ｗｔ％）に対す
る第２層Ｎｉの膜厚比の選び方、およびオーム性接触を
得るための熱処理温度の選び方によっては、熱処理後の
平坦性が著しく悪化することがあった。
本発明の目的は光−電子集積回路装置に好適なオーミッ
ク電極の製造方法を提供するものである。
ク電極の製造方法を提供するものである。
ｎ型導電層を有するＧ ａ Ａ ｓ結晶に対し下記の条
件によってオーミック電極を作製する。
件によってオーミック電極を作製する。
（１）第１層としてＡｕＧｅ（Ｇｅ ： ４− Ｒｗｔ
％）層を形成する。通常、３０ｎｍ〜４００ｎｍの膜厚
となす。（２）第２層としてＮｊ層を形成する。膜厚と
してこのＮｉ層の第１層（Ａ ｕ Ｇ ｅ層）に対する
膜厚比を０．１〜０．２の範囲となす。この点が本発明
で特に重要な点である。
％）層を形成する。通常、３０ｎｍ〜４００ｎｍの膜厚
となす。（２）第２層としてＮｊ層を形成する。膜厚と
してこのＮｉ層の第１層（Ａ ｕ Ｇ ｅ層）に対する
膜厚比を０．１〜０．２の範囲となす。この点が本発明
で特に重要な点である。
（３）第３層としてＡｕ層を形成する。膜厚は２０ｎｍ
となす。ＡＩＪはＮ１Ｍ４の酸化防止のためで余り厚く
とも意味はない。大略８０〜９０ｎｍ程度迄を用いてい
る。
となす。ＡＩＪはＮ１Ｍ４の酸化防止のためで余り厚く
とも意味はない。大略８０〜９０ｎｍ程度迄を用いてい
る。
（４）次いで、これまで形成してきた構造体を３６０℃
〜４１０℃の温度範囲で熱処理する。
〜４１０℃の温度範囲で熱処理する。
以」二の製造方法によると電極表面の凹凸の程度が１０
ｎｍ以下となし得る。この効果は光−電子素子集積回路
装置の製造に極めて有効なものである。
ｎｍ以下となし得る。この効果は光−電子素子集積回路
装置の製造に極めて有効なものである。
以下、本発明の一実施例を第１図により説明する。なお
、第１図には光−電子素子集積回路装置の電子素子部、
それも電界効果トランジスタ部の（３ ドーズ量１×１０ の条件および加速電圧７５Ｋｅｖ、
ドーズ量２Ｘ］Ｏｃｎ？の条件で周知方法により順次イ
オン打込みし、ｎ 層２ および１層３を形成する（第
１図（Ａ））。次に、ＳｊＯ膜４を２００ｎｍの膜厚で
被着した後に、８００°Ｃ５２０分の■−■２アニール
処理を施して、Ｄ 層２ および１層３の活性化を行な
う。さらに前記ＳｊＯ膜４に写真蝕刻法＋ により、ｎ 層２の領域より僅かに小さく窓開けを行な
い、ホトレジスト５を残した状態でオーミック電極孔６
を形成する（第１図（Ｂ））。次いで、第１層ＡｕＧｅ
（Ｇｅ８ｗｔ％）７、第２層Ｎｉ８、第３層Ａｕ９を真
空を破らずに、連続的に６０ｎｍ、１０ｎｍ、８０ｎｍ
の膜厚で真空蒸着法により形成する（第１図（Ｃ））。
、第１図には光−電子素子集積回路装置の電子素子部、
それも電界効果トランジスタ部の（３ ドーズ量１×１０ の条件および加速電圧７５Ｋｅｖ、
ドーズ量２Ｘ］Ｏｃｎ？の条件で周知方法により順次イ
オン打込みし、ｎ 層２ および１層３を形成する（第
１図（Ａ））。次に、ＳｊＯ膜４を２００ｎｍの膜厚で
被着した後に、８００°Ｃ５２０分の■−■２アニール
処理を施して、Ｄ 層２ および１層３の活性化を行な
う。さらに前記ＳｊＯ膜４に写真蝕刻法＋ により、ｎ 層２の領域より僅かに小さく窓開けを行な
い、ホトレジスト５を残した状態でオーミック電極孔６
を形成する（第１図（Ｂ））。次いで、第１層ＡｕＧｅ
（Ｇｅ８ｗｔ％）７、第２層Ｎｉ８、第３層Ａｕ９を真
空を破らずに、連続的に６０ｎｍ、１０ｎｍ、８０ｎｍ
の膜厚で真空蒸着法により形成する（第１図（Ｃ））。
しかる後に、リフＩ−オフ法により、オーミック電極パ
ターンを形成し、４００℃、３分間の熱処理を ■−［
２ガス雰囲気中で行なうことにかくして得られたオーミ
ック電極表面の凹凸の程度は、１０ｎｍ以下であり、Ｇ
ａＡｓＴＣ作製上、優れていることが明らかとなった。
ターンを形成し、４００℃、３分間の熱処理を ■−［
２ガス雰囲気中で行なうことにかくして得られたオーミ
ック電極表面の凹凸の程度は、１０ｎｍ以下であり、Ｇ
ａＡｓＴＣ作製上、優れていることが明らかとなった。
本発明のオーミック電極構造Ａｕ／Ｎｊ、／ＡｕＧｅ（
Ｇｅ８ｗｔ％）において、第２層Ｎｉ８に対する第１層
Ａ ｕ Ｇ ｅ （Ｇ ｅ８ｔｚｔ％）７の膜厚比を０
．１〜０．２の範囲に選ぶことにより、上記実施例に説
明した効果が得られた。また、熱処理時の条件としては
、基板温度を３６０℃〜４１０℃に限定すること並びに
雰囲気としては還元雰囲気、たとえばＮ工（あるいはＨ
Ｌ）ガス中でも上記実施例と同様な効果が得られた。
Ｇｅ８ｗｔ％）において、第２層Ｎｉ８に対する第１層
Ａ ｕ Ｇ ｅ （Ｇ ｅ８ｔｚｔ％）７の膜厚比を０
．１〜０．２の範囲に選ぶことにより、上記実施例に説
明した効果が得られた。また、熱処理時の条件としては
、基板温度を３６０℃〜４１０℃に限定すること並びに
雰囲気としては還元雰囲気、たとえばＮ工（あるいはＨ
Ｌ）ガス中でも上記実施例と同様な効果が得られた。
ガス流量は大略ＩＱ／ｍｉｎ程度、又処理時間は３〜５
分程度で良い。以上の説明では、Ｇｅ８ｗｔ％のＡｕＧ
ｅについてのみ述べてきたがＱｅ４ｗｔ％〜８ｗｔ％の
ＡｕＧｅを用いても、−ｈ述の効果が得られた。
分程度で良い。以上の説明では、Ｇｅ８ｗｔ％のＡｕＧ
ｅについてのみ述べてきたがＱｅ４ｗｔ％〜８ｗｔ％の
ＡｕＧｅを用いても、−ｈ述の効果が得られた。
本発明によれば、第１層のＡｕＧｅ（Ｇｅ４ｗｔ％〜Ｇ
ｅ８ｖｔ％）合金によって、オーミック電極を得、〜０
．２の膜厚比に選ぶことによって熱処理後の電極表面の
平坦度をＩＯｎｍ以下に抑止でき、第３層目のＡ ｕに
よって、第２層のＮｊ−表面の酸化を防止できるので、
平坦度の良いオーミック電極を再現性良く提供できる。
ｅ８ｖｔ％）合金によって、オーミック電極を得、〜０
．２の膜厚比に選ぶことによって熱処理後の電極表面の
平坦度をＩＯｎｍ以下に抑止でき、第３層目のＡ ｕに
よって、第２層のＮｊ−表面の酸化を防止できるので、
平坦度の良いオーミック電極を再現性良く提供できる。
本発明は、特に微細加工を必要とする光−電子素子集積
回路装置の製造に極めて有用なものである。
回路装置の製造に極めて有用なものである。
第１図は本発明の光−電子素子集積回路装置の製造工程
を説明する装置の断面図である。 １・・・半絶縁性ＧａＡｓ基板、 ２・・・Ｓｊのイオ
ン打込みにより形成したｎ層層、３・・・Ｓｉのイオン
打込みにより形成したｎ層、４・・・ＳｊＯ，Ｌ膜、５
・・・ホトレジスト膜、 ６・・・オーミック電極孔、
７・・・Ａ ｕ Ｇ ｅ（Ｇｅ８ｗｔ％）層、 ８−
Ｎｉ層、 ９− Ａ ｕ層、１０−・・Ｔｊ層、 １ｌ
−Ｐｔ層、 １２− Ａ ｕ層。 特許出願人工業技術院長川田裕部 第 １ 図 手 続 補 正 書 昭和人Ｙ年１月ｐ日 特許庁長官殿 事件の表示 昭和５９年 特許願 第２００７７号 発明の名称 光−電子素子集積回路装置の製造方法補正
をする者 事件との関係 特許出願人 補正の対象 明細書の発明の詳細な説明の欄。 補正の内容 １、本願明細書第５頁第５行目〜第６行目にかけての［
第２層Ｎｉ８・・・・・８ｖｔ％）７Ｊを「第１層Ａｕ
Ｇｅ （Ｇｅ８ｗｔ％）７に対する第２層Ｎｉ８Ｊに補
正する。
を説明する装置の断面図である。 １・・・半絶縁性ＧａＡｓ基板、 ２・・・Ｓｊのイオ
ン打込みにより形成したｎ層層、３・・・Ｓｉのイオン
打込みにより形成したｎ層、４・・・ＳｊＯ，Ｌ膜、５
・・・ホトレジスト膜、 ６・・・オーミック電極孔、
７・・・Ａ ｕ Ｇ ｅ（Ｇｅ８ｗｔ％）層、 ８−
Ｎｉ層、 ９− Ａ ｕ層、１０−・・Ｔｊ層、 １ｌ
−Ｐｔ層、 １２− Ａ ｕ層。 特許出願人工業技術院長川田裕部 第 １ 図 手 続 補 正 書 昭和人Ｙ年１月ｐ日 特許庁長官殿 事件の表示 昭和５９年 特許願 第２００７７号 発明の名称 光−電子素子集積回路装置の製造方法補正
をする者 事件との関係 特許出願人 補正の対象 明細書の発明の詳細な説明の欄。 補正の内容 １、本願明細書第５頁第５行目〜第６行目にかけての［
第２層Ｎｉ８・・・・・８ｖｔ％）７Ｊを「第１層Ａｕ
Ｇｅ （Ｇｅ８ｗｔ％）７に対する第２層Ｎｉ８Ｊに補
正する。
Claims (1)
- ｎ型導電層を有するＱａＡｓ基板に、第１層としてＡｕ
Ｇｅ （Ｇｅ含有量４ｗｔ％〜８ｗｔ％）層、第２層と
してＮ３層、第３層としてＡｕ層を蒸着する工程と、こ
うして準備されたＧ ａ Ａ ｓ基体を還元性雰囲気、
且基体温度３６０℃〜４１０℃の温度で熱処理する工程
を少なくとも有し、且第１層に対する第２層の膜厚比を
０．１〜０．２の範囲に選択されて成ることを特徴とす
る光−電子素子集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020077A JPS60165763A (ja) | 1984-02-08 | 1984-02-08 | 光−電子素子集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020077A JPS60165763A (ja) | 1984-02-08 | 1984-02-08 | 光−電子素子集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165763A true JPS60165763A (ja) | 1985-08-28 |
Family
ID=12017033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020077A Pending JPS60165763A (ja) | 1984-02-08 | 1984-02-08 | 光−電子素子集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186671A (ja) * | 1988-01-14 | 1989-07-26 | Toshiba Corp | 化合物半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132533A (ja) * | 1974-09-10 | 1976-03-19 | Teijin Ltd |
-
1984
- 1984-02-08 JP JP59020077A patent/JPS60165763A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132533A (ja) * | 1974-09-10 | 1976-03-19 | Teijin Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186671A (ja) * | 1988-01-14 | 1989-07-26 | Toshiba Corp | 化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS60165763A (ja) | 光−電子素子集積回路装置の製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5975673A (ja) | 半導体装置の製造方法 | |
| JPH0226790B2 (ja) | ||
| JPS6222428A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPH04302435A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6222429A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPS58135667A (ja) | 半導体装置 | |
| JPS59161022A (ja) | 半導体素子の製造方法 | |
| JPS6053074A (ja) | 半導体素子及びその製造方法 | |
| JPS5837976B2 (ja) | 不純物拡散法 | |
| JPH0439772B2 (ja) | ||
| JPS63174318A (ja) | 半導体装置 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPH0385758A (ja) | 半導体抵抗器 | |
| JPH07273296A (ja) | 半導体装置 | |
| JPS60126825A (ja) | 半導体装置の製造方法 | |
| JPS61270817A (ja) | 半導体素子の製造方法 | |
| JPS6271236A (ja) | 化合物半導体集積回路の製造法 | |
| JPS63119272A (ja) | 半導体装置 |