JPS6222428A - 化合物半導体装置の電極の製造方法 - Google Patents
化合物半導体装置の電極の製造方法Info
- Publication number
- JPS6222428A JPS6222428A JP16119185A JP16119185A JPS6222428A JP S6222428 A JPS6222428 A JP S6222428A JP 16119185 A JP16119185 A JP 16119185A JP 16119185 A JP16119185 A JP 16119185A JP S6222428 A JPS6222428 A JP S6222428A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- electrode
- deposited
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、化合物半導体装置の電極の製造方法？−関す
る。
る。
従来、化合物半導体装置のオーミンク−極の形成におい
ては１例えばｎ ９ ＧｍＡｍ に対するＡｕＧｅ％
、、に金に代表されるよう（；、化合物半導体に幾種か
の金属又は合金等な披宿し、熱処理によって化合物半導
体と反応、合金化させ、オーミック接合とする方法が多
用されている。
ては１例えばｎ ９ ＧｍＡｍ に対するＡｕＧｅ％
、、に金に代表されるよう（；、化合物半導体に幾種か
の金属又は合金等な披宿し、熱処理によって化合物半導
体と反応、合金化させ、オーミック接合とする方法が多
用されている。
しかし、この方法では、一般に４００℃以上の熱工程を
含むため、構成元素の蒸気圧の大きく異なる化合物半導
体では、ストイキオメトリのずれを生じ、オーミック接
合の形成で態形Ｕを及ぼし易い。以下、ｎ型ＧａＡｓに
対する人ｕＧｅの場合を例として説明する。Ｇｅは■族
元素であり、通常Ｇａと置換してドナとして作用する。
含むため、構成元素の蒸気圧の大きく異なる化合物半導
体では、ストイキオメトリのずれを生じ、オーミック接
合の形成で態形Ｕを及ぼし易い。以下、ｎ型ＧａＡｓに
対する人ｕＧｅの場合を例として説明する。Ｇｅは■族
元素であり、通常Ｇａと置換してドナとして作用する。
しかし、実際には熱処理Ｃ：よって人Ｓが飛散するため
、結果的にＧｅがＡｍｆイトに入ってアクセプタとして
作用しがちである。
、結果的にＧｅがＡｍｆイトに入ってアクセプタとして
作用しがちである。
その結果合金層のキャリア濃度が十分に上がらず、オー
ミック接合の特性及び再現性等に態形譬を与えていた。
ミック接合の特性及び再現性等に態形譬を与えていた。
例えは−中のｂの飛散ン防ぐ方法としては、Ａ１ｇ囲気
中で熱処理を行う方法がある。しかし、この方法では、
Ａｍ圧の最適化が難しい上、有毒ガスを使用するため、
装置上の制約も大きくなる。
中で熱処理を行う方法がある。しかし、この方法では、
Ａｍ圧の最適化が難しい上、有毒ガスを使用するため、
装置上の制約も大きくなる。
又、第２図に示すように化合物半導体上にオーミンク電
極材料膜を堆積してパターニングした後。
極材料膜を堆積してパターニングした後。
ＣＩ／Ｄ法によって例えば８１０．膜等の絶縁膜を堆積
し、しかる後に熱処理を行う方法がある。しかし、この
方法では、絶縁膜堆積後る際、ＣｖＤ炉内で３００℃以
上の熱工程を経ることになる。したがって、この段階で
Ｖ族元素の飛散が生ずる上、オーミック電極材料膜と化
合物半導体との反応が進行するため、絶縁膜堆積後の熱
処理の再適化が困難となり、オーミンク接合の再現性、
安定性に問題１に符する。
し、しかる後に熱処理を行う方法がある。しかし、この
方法では、絶縁膜堆積後る際、ＣｖＤ炉内で３００℃以
上の熱工程を経ることになる。したがって、この段階で
Ｖ族元素の飛散が生ずる上、オーミック電極材料膜と化
合物半導体との反応が進行するため、絶縁膜堆積後の熱
処理の再適化が困難となり、オーミンク接合の再現性、
安定性に問題１に符する。
本発明は、上記した問題点を解決して、低抵抗でかつ再
現性の良好な化合物半導体の′４！ｃ極の製造方法を提
供するものである。
現性の良好な化合物半導体の′４！ｃ極の製造方法を提
供するものである。
本発明による化合物半導体の電極の製造方法では、まず
化合物半導体上に、熱処理によって市記化合物半導体と
反応してオーミック接合を形成する金属又は合金等の等
電膜を堆積する。例として、ｎ型ＧａＡｓ に対する
人ｕＧｅがあげられる。次に、エツチング法又はリット
オフ法によって絶縁膜及び導電膜ｔパターニングしてか
ら、ｇ看法により、８１０膜等の絶縁膜を堆積する。そ
の後、熱処理を行って化合物半導体と導電膜とｔ反応さ
せ、オーミック電極を形成する。
化合物半導体上に、熱処理によって市記化合物半導体と
反応してオーミック接合を形成する金属又は合金等の等
電膜を堆積する。例として、ｎ型ＧａＡｓ に対する
人ｕＧｅがあげられる。次に、エツチング法又はリット
オフ法によって絶縁膜及び導電膜ｔパターニングしてか
ら、ｇ看法により、８１０膜等の絶縁膜を堆積する。そ
の後、熱処理を行って化合物半導体と導電膜とｔ反応さ
せ、オーミック電極を形成する。
本発明（二よれば、オーミック電極上に堆積された絶縁
膜によって、化合物半導体の蒸気圧の高い構成元素が熱
処理Ｃ：よって飛散するのｔ防ぐことができるので、化
合物半導体のストイキオメトリが維持され、低抵抗で表
面状態が良好であり、かつ再現性の良好なオーミック接
合を形成することができる。
膜によって、化合物半導体の蒸気圧の高い構成元素が熱
処理Ｃ：よって飛散するのｔ防ぐことができるので、化
合物半導体のストイキオメトリが維持され、低抵抗で表
面状態が良好であり、かつ再現性の良好なオーミック接
合を形成することができる。
又、本発明の副次的な効果として、化合物半導体表面及
びオーミック電極が絶縁膜で覆われた状態が完成時に得
られるので、絶縁膜をそのまま表面保護膜等として用い
うることがあげられる。
びオーミック電極が絶縁膜で覆われた状態が完成時に得
られるので、絶縁膜をそのまま表面保護膜等として用い
うることがあげられる。
以下、本発明の実施例！、第１囚（１）〜Ｉｃ）を用い
て説明する。半絶縁性ＧａＡ＠基板１に８ｉイオンｌ加
速篭圧１５Ｑ ＫｅＶ 、ドーズｆ１２．５ Ｘ １０
’／ ｃＩｌでイオン注入し、８００℃、１５分の熱処
理によりｎ型層２を形成する。次に、全面にＣＶＤ法に
より約２０００１のＳｉｎ、膜３を堆積し、フォトレジ
スト４を替布して通常のフォトリソグラフィによりｎ型
層２上に開口Ｒを設け、このフォトレジスト４をマスク
としてＳ％Ｏｗｌ！３”ａ’エツチングする（第１図（
ａ））。
て説明する。半絶縁性ＧａＡ＠基板１に８ｉイオンｌ加
速篭圧１５Ｑ ＫｅＶ 、ドーズｆ１２．５ Ｘ １０
’／ ｃＩｌでイオン注入し、８００℃、１５分の熱処
理によりｎ型層２を形成する。次に、全面にＣＶＤ法に
より約２０００１のＳｉｎ、膜３を堆積し、フォトレジ
スト４を替布して通常のフォトリソグラフィによりｎ型
層２上に開口Ｒを設け、このフォトレジスト４をマスク
としてＳ％Ｏｗｌ！３”ａ’エツチングする（第１図（
ａ））。
この後、ＡｕＧｅ 合金膜５ ’！’ ２０００人蒸着
し、フォトレジスト４を除去することにより不要なＡｕ
Ｇｅ合金膜５をリフトオフ加工する（第１図（ｂ））。
し、フォトレジスト４を除去することにより不要なＡｕ
Ｇｅ合金膜５をリフトオフ加工する（第１図（ｂ））。
次に、通常の詠看法により、全面にＳ五〇 ＠ ６ ’
ｋ ２０００人堆積する。（第１１（Ｃ））。この時、
！５Ｉｆ５Ｌの温良はほとんど上昇しないので、 Ａ
ｍの飛散及びＧａＡａ ＪＪ、仮１とＡｕＧｅ 台金
＠５との反応に生じない。この後、４００℃５分の熱処
理を行い、オーミック電極を形成する。
ｋ ２０００人堆積する。（第１１（Ｃ））。この時、
！５Ｉｆ５Ｌの温良はほとんど上昇しないので、 Ａ
ｍの飛散及びＧａＡａ ＪＪ、仮１とＡｕＧｅ 台金
＠５との反応に生じない。この後、４００℃５分の熱処
理を行い、オーミック電極を形成する。
こうして得られたオーミック電極について接触抵抗ＰＣ
を測定した結果、Ｐｃ−３ＸｌＯ−６Ω・ｄが得られに
。一方、比較例として上記実施例の諸条件及び工程のう
ち８ｉ０膜の堆積のみをｉき、ｆｉｌ！’ａ’同じにし
て第３図に示すようなオーミック−極を形成したところ
、接触抵抗Ｐｃ〜５ Ｘ １０−’Ω１ｄであった。又
、上記実施例の電極について、８４０膜ｙａ−除去して
表面を顕微鏡観察したところ、極めて緻密で平坦性の良
好な表面状態を呈してｇす、微細な電極の形成にも適し
ていた。さらに、接触抵抗及び表面状態の両面に２いて
、ウニ／％面内及びウニへ間のバラツキは小さく、良好
な狗−°性、再現性！仔していた。
を測定した結果、Ｐｃ−３ＸｌＯ−６Ω・ｄが得られに
。一方、比較例として上記実施例の諸条件及び工程のう
ち８ｉ０膜の堆積のみをｉき、ｆｉｌ！’ａ’同じにし
て第３図に示すようなオーミック−極を形成したところ
、接触抵抗Ｐｃ〜５ Ｘ １０−’Ω１ｄであった。又
、上記実施例の電極について、８４０膜ｙａ−除去して
表面を顕微鏡観察したところ、極めて緻密で平坦性の良
好な表面状態を呈してｇす、微細な電極の形成にも適し
ていた。さらに、接触抵抗及び表面状態の両面に２いて
、ウニ／％面内及びウニへ間のバラツキは小さく、良好
な狗−°性、再現性！仔していた。
以上のように不実施例の製造方法によれは、接触抵抗が
低く、緻密で平坦性の良好な表面状７ｇ全１し、しかも
均一性、再現性の良好なオーミックｔａ＆を得ることが
できる。
低く、緻密で平坦性の良好な表面状７ｇ全１し、しかも
均一性、再現性の良好なオーミックｔａ＆を得ることが
できる。
なＳ１本発明は上記実施例に限られない。例えば、オー
ミック電極はＡｕＧｅ合金Ｃ二限られず、熱処理によっ
て化合物半導体と合金化して良好なオーミック接合を形
成する等電性材料から成るものであればよい。又、基板
もＧａＡ１に限られず、何らかの導電膜を堆積して熱処
理することによりオーミック接合が形成されるものであ
れはよい。又、尋奄狭上に堆積する絶縁膜も、８１０に
限らず、低温で詠看ａＪ能で所望の要件を満たす膜であ
ればよい。
ミック電極はＡｕＧｅ合金Ｃ二限られず、熱処理によっ
て化合物半導体と合金化して良好なオーミック接合を形
成する等電性材料から成るものであればよい。又、基板
もＧａＡ１に限られず、何らかの導電膜を堆積して熱処
理することによりオーミック接合が形成されるものであ
れはよい。又、尋奄狭上に堆積する絶縁膜も、８１０に
限らず、低温で詠看ａＪ能で所望の要件を満たす膜であ
ればよい。
さらに、５ｌｉｔｓのパターニングについても、必ずし
もリフトオフ法を用いる必要はなく、イオンミリング等
のエツチング法を用いてもよい。
もリフトオフ法を用いる必要はなく、イオンミリング等
のエツチング法を用いてもよい。
第１図は本発明の一実施例によるオーミック電極の製造
工程を示す図、第２図及び＠３図は従来のオーミック′
＃４ｉ極の例を示す因である。 ｌ、２１・・・半絶縁性ＧａＡ１基板 ２．２２・・・ｎ型層 ３．２３・・・Ｓ１０鵞膜 ４ ・・・・・・フォトレジスト ５＠冴・・・ＡｕＧｅ金金膜 ６ ・・・・・・５１０ＩＩｉ！ １１・・・化合物半導体基数 １２・・・活性層 １３ 、１５・・・絶縁膜 １４・・・オーミック電極 代理人 弁理士 則 近 恵 佑 同 竹 花 喜久男 ム 第１図 第８図
工程を示す図、第２図及び＠３図は従来のオーミック′
＃４ｉ極の例を示す因である。 ｌ、２１・・・半絶縁性ＧａＡ１基板 ２．２２・・・ｎ型層 ３．２３・・・Ｓ１０鵞膜 ４ ・・・・・・フォトレジスト ５＠冴・・・ＡｕＧｅ金金膜 ６ ・・・・・・５１０ＩＩｉ！ １１・・・化合物半導体基数 １２・・・活性層 １３ 、１５・・・絶縁膜 １４・・・オーミック電極 代理人 弁理士 則 近 恵 佑 同 竹 花 喜久男 ム 第１図 第８図
Claims (4)
- （１）化合物半導体上に、熱処理によつて前記化合物半
導体と反応してオーミック接合を形成する導電膜を堆積
する工程と、前記導電膜をパターニングする工程と、全
面に絶縁膜を蒸着する工程と、前記化合物半導体を熱処
理する工程とを含むことを特徴とする化合物半導体装置
の電極の製造方法。 - （２）前記絶縁膜はＳｉＯ膜であることを特徴とする特
許請求の範囲第１項記載の化合物半導体装置の電極の製
造方法。 - （３）前記化合物半導体はｎ型III−Ｖ族化合物半導体
であり、前記導電膜は少なくともIV属元素を構成要素と
して含んでいるものであることを特徴とする特許請求の
範囲第１項記載の化合物半導体装置の電極の製造方法。 - （４）前記化合物半導体はＰ型III−Ｖ族化合物半導体
であり、前記導電膜は少なくともII属元素を構成要素と
して含んでいるものであることを特徴とする特許請求の
範囲第１項記載の化合物半導体装置の電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119185A JPS6222428A (ja) | 1985-07-23 | 1985-07-23 | 化合物半導体装置の電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16119185A JPS6222428A (ja) | 1985-07-23 | 1985-07-23 | 化合物半導体装置の電極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222428A true JPS6222428A (ja) | 1987-01-30 |
Family
ID=15730314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16119185A Pending JPS6222428A (ja) | 1985-07-23 | 1985-07-23 | 化合物半導体装置の電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384269A (en) * | 1992-12-09 | 1995-01-24 | Motorola, Inc. | Methods for making and using a shallow semiconductor junction |
| US5849630A (en) * | 1989-03-29 | 1998-12-15 | Vitesse Semiconductor Corporation | Process for forming ohmic contact for III-V semiconductor devices |
-
1985
- 1985-07-23 JP JP16119185A patent/JPS6222428A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849630A (en) * | 1989-03-29 | 1998-12-15 | Vitesse Semiconductor Corporation | Process for forming ohmic contact for III-V semiconductor devices |
| US5384269A (en) * | 1992-12-09 | 1995-01-24 | Motorola, Inc. | Methods for making and using a shallow semiconductor junction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199384A (en) | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| JPS6222428A (ja) | 化合物半導体装置の電極の製造方法 | |
| GB1572819A (en) | Semiconductor device | |
| JPS6222429A (ja) | 化合物半導体装置の電極の製造方法 | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| JPS6220711B2 (ja) | ||
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPH0269986A (ja) | 半導体レーザ装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| KR880009445A (ko) | 반도체 장치의 제조방법 | |
| JPH02299261A (ja) | 半導体装置 | |
| JPS60220947A (ja) | 半導体装置の製造方法 | |
| JPS61123177A (ja) | 半導体装置の製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPS61112344A (ja) | 半導体素子分離領域の形成方法 | |
| JPS5917845B2 (ja) | 半導体装置の製造方法 | |
| JPS60165763A (ja) | 光−電子素子集積回路装置の製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 |