JPS60165863A - 記録素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多数の記録素子の駆動方法に係シ、特にマルチ
アレー化された記録素子の駆動方法に関する。

〔従来技術〕

記録用紙の幅一杯に配録素子を並べて高速記録を行うフ
ルマルチアレー記録素子の駆動において、全ての記録素
子を同時に駆動することは一般に回避されている。なぜ
ならば、全ての記録素子が同時に駆動されると瞬時電力
が膨大となり、巨大な電源を必要とするからである。た
とえば、Ａ４の用紙にピッチ１２本／濶で記録するとす
れば、記録累子数は２０４８個必要となり、駆動に１個
当シ２００艷の電流が必要であれば瞬間電流は４０９．
６Ａという膨大なものとなる。

また、記録素子や駆動回路等の駆動要素が多くなると、
配線数が増大し、様々な支障を来たすことも問題である
。

このような問題を解決するために、ダイナミックドライ
ブと呼ばれる一種の時分割駆動法がある。

このダイナミックドライブの手法は時分割駆動法である
から瞬間的な大電流の問題は解決される。

しかしながら、配線数は、素子数が２０４８個の場合、
最小でも６４＋３２＝９６　（本）必要であ。

る（６４Ｘ３２＝２０４８）。

そのためにダイナミックドライブの手法を採用せず、駆
動回路にシフトレジスタを組込んで記録情報の入力線を
１本にする駆動方法が多く採用されている。この駆動方
法は、駆動要素を減らすことができなくとも、ＩＣ技術
によって駆動回路およびシフトレジスタを一括して作製
することでコストの上昇は仰られるという考えに基づい
ている。

この従来の駆動方法の一例を図面を用いて詳細に説明す
る。

第１図はフルマルチ記録素子の一例を示す斜視図である
。同図において、基板１上には発熱抵抗素子２と、その
両端に電圧を印加するだめの電極３が必要数形成されて
いる。基板１には溝４をゼした上板５が固定され、溝４
の空間が熱作用室となる。インクは上板５に設けられた
インク供給口６から共通インク７、そして熱作用室へと
供給される。インクは発熱抵抗素子２に電圧が印加され
発熱することによって噴射される。

このような記録素子を時分割駆動させることで駆動電力
を小さくすることができるが、個々の発熱抵抗素子２の
記録周期をＴ、記録通電パルス幅を【とすると、Ｔ／ｌ
が最大の時分割数となる。たとえば、Ｔ＝４００μｓｅ
ｃ、ｔ＝１０μｓｅｃの時、２０４８個の発熱抵抗素子
２をＴ／ｌ　＝　４０のグループに分けて時分割駆動す
れば、駆動パワーの大きさは計算上１／４０となる。

第２図は従来の駆動方法を示すブロック回路図である。

ただし、この従来例では２０４８個の発熱抵抗素子２を
６４個ずつ３２のグループに分けて時分割駆動を行う。

同図において、シフトレジスタＳＲｎ　（ｎ　＝　１　
。

２、・・・３２）は各々６４ピツトを有し、シフトクａ
、り信号ＣＬＫによって記録情報ＳＧＬをＳＲ１からＳ
Ｒ３２ヘと順次シフトする。この場合、記録周期Ｔ＝４
００μｓｅｃの期間に全ビット数２０４８ビット分をシ
フトするので、ＣＬＫの周波数は２０４８ｘ　１／（４
００Ｘ　１０−’　）　＝　５．１２　ＭＲ２、余裕を
みて６　ＭＨｚ以上必要である。

う、チ回路ＬＨｎ　（ｎ　＝　１　、２　、−３２　）
は各々６４ビツトを有し、ラッチ信号ＬＨ８によって各
ＳＲｎの内容を格納する。ラッチ信号ＬＨ８は、ＳＲｎ
に記録情報ＳＧＬが２０４８ビ、ト分格納された時点で
各ＬＨｎへ出力される。したがって、ＬＨｎの全ビット
数も２０４８ビツトである。

抵抗素子部ＭＲｎ　（ｎ　＝　１　、２　、　＝−３２
）は各々発熱抵抗素子６４個を有し、各ＭＲｎは駆動回
路ＧＤｎ　（ｎ　＝１　＋　２　＋・・・３２）によっ
て駆動される。

駆動回路ＧＤｎは各々駆動菓子とダート回路とを含み、
ＬＨｎの出力によって各ＭＲｎのどの発熱抵抗素子を駆
動するかが決定され、またクロック信号ＲＴＣによって
それら発熱抵抗素子へ印加される電圧パルス幅が決定さ
れる。

シフトレジスタＲａｎ　（ｎ冨１，２．・・・３２）は
各々１ピ、トを有し、直列に接続されるとともに、各Ｒ
８ｎの出力は各ＧＤｎに入力している。またＲ８ｎはク
ロック信号ＲＴＣが入力するまで入力信号ＲＴＳをＲａ
ｎに保持し、ＲＴＣの入力によって内容を次段のＲ８ｎ
＋１ヘシフトさせる。したがって、ＧＤｎはＲ８ｎの内
容がハイレベルである期間ＭＲｎを駆動するために、り
ａ、り信号ＲＴＣによって駆動時間が決定されるととも
に、駆動されるＭＲｎが順次ＩＶ［Ｒ１゜ＭＲ２、・・
・、　ＭＲ３２と移動して行く。なお、クロック信号Ｒ
ＴＣの周波数を１００　ｋＨｚとすると、駆動回路ＧＤ
１〜ＧＤ３２は１０μ１Ｉａｅずつ順次ＭＲ１〜ＭＲ３
２を駆動することとなる。

このようにして、３２個のグループに分けられた２０４
８個の発熱抵抗素子をわずか５本のコントロール線（Ｒ
ＴＳ、ＲＴＣ，Ｌｆ（Ｓ、８ＧＬ、ＣＬＫ　）で制御す
ることができる。

第３図は、第２図に示された従来の駆動方法によって記
録用紙上に記録された結果を模式的に示した図である。

図中のＭＲＩ〜ＭＲ３２は抵抗素子部ＭＲｎによって記
録された部分を示し、簡単のために丸いドツトの集まり
を斜線の矩形で示した。

篇３図に示されるように、時分割駆動によって記録を行
うと、水平方向の直線は紙送シのために完全な直線とし
ては記録されない。しかしながら、記録される全幅Ｄ＝
１７１簡に比べて左右の上下差ｄは高々１／１２ｍであ
るから無視しうる程度である。

このように従来の時分割駆動方法は、本来ならば２０４
８本あるいは９６本以上のコントロール線が必要である
のに比べて、わずか５本のコントロール線で制御が行え
るために、コネクタや配線等を大幅に簡略化できる利点
を有している。

しかしながら、第２図に示されるように、シフトレジス
タＳＲｎと同じビット数のラッチ回路ＬＨｎが必要であ
り、また記録情報ＳＱＬを転送するシフトレジスタＳＲ
ｎを５　ＭＨｚ程度の高速で動作させる必要があるため
に、歩留シの点で十分満足しうるものではない。

〔発明の目的〕

本発明は上記従来の問題点に鑑み成されたものであシ、
その目的とするところは記録情報の転送速度の低速化と
ともに、高速動作を要求されるシフトレジスタの数を最
小にして、かつラッチの数を最小にして安価で製造し易
すい記録素子の駆動方法を提供することにある。

〔発明の要旨〕

上記目的を達成するために、本発明による記録素子の駆
動方法は各駆動手段で記録時間信号をシフトさせ、かつ
この記録時間信号のシフトタイミングに従って記録信号
が駆動手段へ与えられることを特徴とする。

〔発明の実施例〕

以下本発明の実施例を図面を用いて詳細に説明する。

第４図は本発明による記録素子の駆動方法の一実施例の
構成を示すブロック回路図である。なお本実施例では、
発熱抵抗素子の数は２０４８個、それらを３２個ずつ６
４のグルーゾに分けている。

同図中において、抵抗素子部ＩＥＬＲｎ　（ｎ　＝　１
　、２　。

・・・、６４）には各々３２個の発熱抵抗素子が含まれ
ている。ただし、紙面の部会でｎ　＝　２までしか図示
されていないがｎ　＝　３以降も同様の構成を有してい
る。

簗４図において、クロ、り信号ＣＬＫは、すくな　−く
とも１０μｓｅｃ当た〕６４ノぐルス、すなわち６．４
ＭＨｚの周波数を有し、シフトレジスタＲｎ（ｎ＝１２
、・・・、６４）に入力してＲｎＯ内答自答ｎ＋１ヘシ
フトさせる。

記録信号（記録情報）　ＳＱＬはシリアルにＲ１へ入力
する。Ｒｎ（ｎ＝１　＃　２　ｒ　””＋　６４　）は
１ビツトのシフトレジスタでｉ、９、ＣＬＫに従ってＳ
ＧＬの６４ビ、ト分がＲ１へＲ６４に格納される。

Ｌｎ（ｎ＝＝１＋２ｍ”・＋６４）にはラッチ信号Ｌｆ
（Ｓが入力し、Ｌｎ８によってＬｎＫはＲｎの内容が入
力し次のＬｎ８が入力されるまで保持される。Ｌｎの出
力によって駆動回路Ｄｎはオン状態あるいはオフ状態と
なる。

シフトレジスタ５ＨＲｎは３２ビ、トを有し、記録時間
信号ＲＴＳ　（ハイレベル）を先頭ビットへ入力する。

そしてタイミングクロ、りＲＴＣに従って、先頭のハイ
レベルは順次シフトして行く。Ｄｎは８ＨＲｎにおける
ハイレベルの存在する位置に対応するＨＲｎの発熱抵抗
素子を駆動状態にする。したがって、その時点でＬｎの
出力によってＤｎがオン状態であれば、その発熱抵抗素
子は通電される。

このように抵抗素子部ＨＲｎと駆動手段としてのＤｎ　
、Ｒｎ　ｒ　Ｌｎ　＋　５ＨＲｎとが組Ｇｎ（ｎ＝１　
、２　、＝・６４　）となシ、駆動装置を構成している
。

次に、第５図のタイミングチャートを用いて本実施例の
動作を説明する。ただし、ＲＴＣの周期は１０μｓｅｃ
、ＣＬＫの周波数ｆｌｌｏμｓｅｃ当だ９５４　ａ４ル
スである。

記録周期である１０μｓｅｃの間に、６４回のＣＬＫに
よって６４プロ、りの各先頭記録信号ＳＱＬがシフトレ
ジスタＲｎに転送され、ラッチ信号ＬＨ８によってう、
チＬｎに格納される。

次いで、ＲＴＳによって５ＨＲｎの各先頭ビットに記録
時間信号〔第５図の（１）〕がセセラされ、）ＩＲ１〜
ＨＲ６４の全記録素子ブロックの先頭１ドツト分が記録
される。これに要する時間は１０μ１ｌｅｅである。

この１０μ８・Ｃの間に、次の６４ビツトの８ＧＬがＲ
１へＲ６４に転送され、ＲＴＣによって５ＨＲｎの２番
目のビットに記録時間信号〔篇５図の（２）〕がシフト
される。これと同時に、う、チ信号ＬＨ８によってＬｎ
に格納され、全記録素子プロ、りＨＲｎの２番目のドツ
トの記録が行われる。

以下同様にして、各ＨＲｎの３２番目のドツトまで順に
、かつ同時に記録が行われる。

第６図はこのような駆動方法によって得られた記録結果
を第３図と同じ形式で表わした模式図である。従来の駆
動方法による記録結果（第３図）はＦｌｌＩＲｌからＭ
Ｒ３２へと記録ブロック毎に順次駆動したことを表わし
ておシ、本実施例による記録結果（第６図）は各ＨＲｎ
が記録ブロック全てが同時に発熱抵抗素子を順次駆動さ
せたことを表わしている。

このように本実施例では、ラッチ回路Ｌｎの数が６４個
、すなわち合計ビット数が６４ビツトとなシ、第２図に
示された従来の駆動方法に必要であった２０４８個に比
べて大幅に削減できることがわかる。また、従来のシフ
トレジスタＳＲｎに必要であったシフトクロックＣＬＫ
の周波数６　Ｍｆ（ｚも、本実施例では１００　ｋＨｚ
に低下させることができる。

ただし本実施例では、すでに述べたように、記録信号Ｓ
ＱＬは１０μｓｅｃ当たり６４ビツトの割合で転送する
必要がある。このようなＳＧＬの高速転送を避けたけれ
ば、ＳＧＩ、を、たとえばＳＧＬ　１と５ＧＬ２のよう
に２分割すれば転送速度を半分にすることができる。詳
しく言えば、第４図における組ＧｎのうちＧｌ〜Ｇ３２
をＳＧＬ　１に、Ｇ３３〜Ｇ６４ｔｌ−８ＧＬ２にそれ
ぞれ割シ当てればよい。このような回路は第４図から容
易に構成できるので説明は省略する。その際、ＳＱＬを
２分割したことでコントロール線は１本増加することに
なるが、転送速度を半減できる効果を考えれば無視しう
る程度である。

また極端に言えば、ＳＧＬを６４分割して転送速度を１
００　ｋＨｚまで低下させ、シフトレジスタ５ＨＲｎお
よびう、子回路Ｌｎを省略することもできる。

すなわち、本発明による駆動方法はＳＧＬ　ｆ、適当に
分割しＳＱＬのコントロール線を１〜６４本の範囲で選
択して回路構成ができるという大きな自由度を得ること
ができる。このことは記録密度又は。

記録周波数がよシ高い場合、一定時間における転送ビッ
ト数が増大した場合などに特に有利となる。

さらに、コン）ａ−ル線を適当に増加させることでクロ
ック周波数を７　ＭＨｚ〜１００　ｋＨｚの範囲で自由
に選択できるために、ラジオ防害電波の放射防止対策も
取シ易くなる。

〔発明の効果〕

以上詳細に説明したように、本発明による記録素子の駆
動方法はコントロール線を適当に増加させることで記録
情報を転送するクロック周波数を低下させることが容易
でメジ、また多くのピッ）数を有するシフトレジスタの
転送速度を十分に低下させることができるために設計の
自由度を向上させてコストを下げることができるなどの
大きな効果を有する。

【図面の簡単な説明】

第１図はフルマルチ記録素子の斜視図、第２図は従来の
記録素子の駆動方法の一例を示すプロ。 り回路図、第３図は従来の駆動方法によって得られる記
録結果の模式図、第４図は本発明による記録素子の駆動
方法の一実施例を示すブａワク回路図、第５図は本実施
例の動作を説明するためのタイミングチャート、篇６図
は本実施例によって得られる記録結果の模式図である。 ２・・・発熱抵抗素子、ＨＲｎ　（ｎ＝１　、２　、−
６４）・・・抵抗素子部、Ｄｎ・・・８駆動回路、Ｒｎ
　、　５ＨＲｎ・・・シフトレジスタ％　Ｌｎ・・・う
、子回路。 ｇＩ　図 ６ ＩＩ２図 ！！　３　図 ＠　４　図 Ｇ＋’　Ｇ２ノ　−一一

Claims (2)

【特許請求の範囲】
1. （１）　多数の記録素子を複数のグループに分は各グル
   ープに対応する駆動手段によって記録情報の時分割記録
   を行う方法において、前記駆動手段の各々で同時に記録
   時間信号をシフトさせ、かつ該記録時間信号のシフトタ
   イミングに基づいて前記駆動手段の各々に前記記録情報
   が与えられることを特徴とする記録素子の駆動方法。
2. （２）　上記駆動手段はシフトレジスタと駆動回路と有
   し、該シフトレジスタによって上記記録時間信号をシフ
   トさせ、前記シフトレジスタの自答および上記記録情報
   に基づいて前記駆動回路が上記記録素子を駆動すること
   を特徴とする特許請求の範囲第１項記載の記録素子の駆
   動方法。