JPS60168255A - チヤネル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明は、情報処理システムのチャネル処理装置におけ
る、記憶装置アクセスの制御に係り、特に複数のチャネ
ル装置を制御するチャネル処理装置が各チャネル装置の
要求する記憶装置アドレスを形成する為の制御方式に関
する。

（ｂ）技術の背景 情報処理システムのデータ入出力制御において、主記憶
からチャネル装置、入出力制御装置等を経て所定の一人
出力装置に至るデータ転送パスは、一般に複数設けられ
る。あるプログラムから入出力要求が発生した時は、中
央処理装置の管理プログラムが要求入出力装置のデータ
転送バスの中から、その時点で使用可能なｌパスを選定
し、そのパス上のチャネル装置へ入出力命令を発行する
ことが行われていた。

最近は、上記の中央処理装置の処理を、チャネル装置側
で分担するようになってきた。この場合には、上記入出
力要求元はもとより、管理プログラムもデータ転送バス
を認識する必要が無く、最終の相手である入出力装置の
み′ｇ、識すればよいようにすることができる。

このようなシステムでは、ザブチャネルとよばれる仮想
の入出力装置に対して、入出力命令を発行するようにさ
れ、この時点では、この命令を受領すべきチャネル装置
が直接には決定されない。

従って制御の便宜から、複数のチャネル装置に対して、
入出力命令の振り分けその他の制御を分担するチャネル
処理装置を共通に設けることが行われる。又、ザブチャ
ネルに関する状態情報その他を保持するサブチャネル制
御語等は、制御の便と経済性の考慮から、主記憶装置の
一部を使用して構成するようになってきた。

（Ｃ）従来技術と問題点 従来、主記憶装置へのアクセスにおいて、記憶アドレス
はチャネル装置が直接指定するようになっていて、サブ
チャネル制御語等へアクセスする為には、その記憶領域
先頭アドレス等を各チャネル装置で保持する必要があっ
たので、チャネル装置を高価にする原因であった。

又、経済性のためにマイクロプログラム制御によるので
、処理時間を長くし、処理容量を制限する要因であった
。

（ｄ１発明の目的 従って本発明の目的は、上記の従来チャネル装置の問題
点を除き、高性能で、且つ経済性を満足するチャネル・
システムを構成することのできるチャネル処理装置の方
式を提供するにある。

ｔｅ１発明の構成 この目的は本発明によれば、記憶装置と複数のチャネル
装置に接続され、該チャネル装置を制御するチャネル処
理装置において、上記記憶装置内の１又は複数の記憶域
先頭アドレスを保持するレジスタと、チャネル装置から
与えられる上記記憶域の１を指定する情報と該記憶域内
の相対位置情報を受け取る手段と、該指定記憶域の上記
先頭アドレスと該相対位置情報とによってアクセスアド
レスを形成する手段と、該アクセスアドレスにより上記
記憶装置にアクセスする手段を有することを特徴とする
チャネル処理装置によって達成される。

（ｆ）発明の実施例 本発明の好適な実施例を図により説明する。１０−１３
は４台のチャネル装置であり、それぞれチャネル処理装
置２と接続される。チャネル処理装置２は主記憶装置４
とも接続され、アドレス・レジスタ２０によって主記憶
装置４にアクセスすることができる。

チャネル装置１０〜１３のそれぞれは、公知のインタフ
ェースによって、一般に複数の入出力制御装置又は入出
力装置と接続する。このようなインタフェースにおいて
、動作中の入出力装置等が例えばデータ転送を要求する
時は、その装置が接続されているチャネル装置例えばチ
ャネル装置１０に対し、入出力装置アドレスと要求を送
る。

チャネル装置１０は入出力装置アドレスに基づいて、そ
の装置の実行中の入出力オペレーションに関する制御情
報を得る必要がある（例えばデータ転送要求では、少な
くとも主記憶上のデータアドレスを知る必要、がある）
。ところで、入出力装置アドレスはデータ転送バスに依
存するので、それらの制御情報はサブチャネル制御語と
して、ザブチャネル番号に基づいて管理されている。従
って、サブチャネル制御語にアクセスする為に、入出力
装置アドレスをザブチャネル番号に変換しなければなら
ない。

本発明においては、この変換をチャネル処理装置２が行
う。この為に、チャネル装置１０ば入出力装置から受け
取った入出力装置アドレスを、チャネル処理装置２のア
ドレス変換回路３へ転送し、同時にアクセス指定として
アドレス変換要求を送る。アドレス変換回路３には主記
憶装置４０所要の記憶域先頭アドレスを保持するレジス
タ３０〜３２がある。このレジスタの個数は必要な記憶
域の個数により定まる。又、レジスタ３０〜３２には、
それぞれの記憶域を構成するエントリーの大きさに比例
する、シフト量指定情報３０−１〜３２−１が含まれる
。レジスタ３０〜３２の何れを使用するかは、チャネル
装置１０からのアクセス１旨定によって定まる。例えば
、アドレス変換要求にはレジスタ３０が対応し、入出力
装置アドレスからザブチャネル番号を引く為のテーブル
の先頭アドレスと、該テーブル・エントリーの大きさに
比例するシフト量がレジスタ３０−１に保持され°ζい
るものとする。

チャネル装置１０からの入出力装置アドレスはシフト回
路３６でシフ１−された後、加算回路３８の一方の入力
となる。シフト量はし・ジスタ３〇−１によって制御さ
れる。加算回路３８の他方の入力はレジスタ３０の記憶
域先頭アドレスである。

加算回路３８の出力はアドレス・レジスタ２０に七ノド
される。

チャネル処理装置２はアＩ；レス・レジスタ２０を用い
て主記憶装置４にアクセスし、レジスタ３０に対応する
記憶域４０内の入出力装置アドレスで決まるエントリー
のデータを読み出す。読み出されたデータはデータレジ
スタ２２に七ノ１〜されるので、このデータ、即ちザブ
チャネル番号、を要求元チャネル装置ｌＯへ転送する。

次に、チャネル装置１０が、受信したサブチャネル番号
と例えばレジスタ３１を指定する要求とをアドレス変換
回路３へ送ると、前記と同様にして、土泥１．ａ装置４
上のレジスタ３１の先頭アドレスに対応する記憶域４１
中の、ザブチャネル番号で決まるエントリーにアクセス
できる。

（ｇ＋発明の効果 以上の説明から明らかなように、本発明によれば、記憶
装置にアクセスするためのアドレス変換及びアドレス計
算機能を各チャネル装置に設ける必要がなく、チャネル
処理装置に集中することができるので、経済性を改善し
、且つ高性能のチャネル・システムを構成することがで
きる。

【図面の簡単な説明】

図は本発明を適用したチャネル・システムのブロック図
である。 図において、２はチャネル処理装置、３はアドレス変換
回路、４は主記憶装置、ｌＯ〜１３はチャネル装置、２
０はアドレス・レジスタ、２２はデータ・レジスタ、３
０〜３２は先頭アドレス保持用のレジスタ、３６はシフ
ト回路、３８は加算回路、４０．４１は記憶域である。

Claims (3)

【特許請求の範囲】
1. （１）記憶装置と複数のチャネル装置に接続され、該チ
   ャネル装置を制御するチャネル処理装置において、上記
   記憶装置内の１又は複数の記憶域先頭アドレスを保持す
   るレジスタと、チャネル装置から与えられる上記記憶域
   の１を指定する情報と該記憶域内の相対位置情報を受け
   取る手段と、該指定記憶域の上記先頭アドレスと該相対
   位置情報とによってアクセスアドレスを形成する手段と
   、該アクセスアドレスにより上記記憶装置にアクセスす
   る手段を有することを特徴とするチャネル処理装置。
2. （２）上記の一アクセスアドレスを形成する手段は、上
   記相対位置情報を、指定記１！＃！域によって定まる量
   だけシフトする回路と、該シフト回路の出力と上記の先
   頭アドレスとを加算する回路を有することを特徴とする
   特許請求の範囲第（１）項記載のチャネル処理装置。
3. （３）上記相対位置情報は、入出力装置アドレス又はサ
   ブチャネル番号である、特許請求の範囲第（１）項又は
   第（２）項記載のチャネル処理装置。