JPS60176314A - 自動利得調整回路 - Google Patents
自動利得調整回路Info
- Publication number
- JPS60176314A JPS60176314A JP3203184A JP3203184A JPS60176314A JP S60176314 A JPS60176314 A JP S60176314A JP 3203184 A JP3203184 A JP 3203184A JP 3203184 A JP3203184 A JP 3203184A JP S60176314 A JPS60176314 A JP S60176314A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- automatic gain
- voltage
- diode
- gain adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は自動利得調整回路に係り、特にその応答特性
の改善に関する。
の改善に関する。
第１図は一般的な自動利得調整回路を示している。即ち
、アンテナ２に受信されたＡＭ（振幅変＃１！ｉｔ）高
周波信号は、ミキサ回路４で局部発振周波数と混合され
て中間周波数に変更された後、中間周波増幅器６で増幅
される。この中間周波増幅器６の周波数は、ＡＭ検波器
８で検波され、出力端子１０から低周波出力として取出
されるとともに、自動利得調整増幅器１２に加えられ、
利得制御電圧（ＡＧＣ電圧）が形成される。
、アンテナ２に受信されたＡＭ（振幅変＃１！ｉｔ）高
周波信号は、ミキサ回路４で局部発振周波数と混合され
て中間周波数に変更された後、中間周波増幅器６で増幅
される。この中間周波増幅器６の周波数は、ＡＭ検波器
８で検波され、出力端子１０から低周波出力として取出
されるとともに、自動利得調整増幅器１２に加えられ、
利得制御電圧（ＡＧＣ電圧）が形成される。
この自動利得制御出力は、端子１４に接続されたフィル
タ用コンデンサ１６に加えられ、コンデンサ１Ｇに発生
した制御電圧は、ミキサ回ＦＩＩＩ４及び中間周波増幅
器６にその利得制御入力として加えられている。この結
果、受信信号レベルに応じてミキサ回路４及び中間周波
増幅器６の利得が調整され、受信信号レベルの変動に対
応してそのレヘル調整を行い、一定レベルのオーディオ
出力を得ることができる。
タ用コンデンサ１６に加えられ、コンデンサ１Ｇに発生
した制御電圧は、ミキサ回ＦＩＩＩ４及び中間周波増幅
器６にその利得制御入力として加えられている。この結
果、受信信号レベルに応じてミキサ回路４及び中間周波
増幅器６の利得が調整され、受信信号レベルの変動に対
応してそのレヘル調整を行い、一定レベルのオーディオ
出力を得ることができる。
このような自動利得調整回路において、フィルタ用コン
デンサ１６は、自動利得調整増幅器１２の出力との関係
で充放電を繰り返し、その端子間には受信信号レベルに
応じたＡＧＣ電圧が形成されている。
デンサ１６は、自動利得調整増幅器１２の出力との関係
で充放電を繰り返し、その端子間には受信信号レベルに
応じたＡＧＣ電圧が形成されている。
第２図は前記自動利得調整増幅器１２の出力部の等価回
路を示している。即ち、抵抗１８は自動利得調整増幅器
１２の出力部の等価抵抗である。
路を示している。即ち、抵抗１８は自動利得調整増幅器
１２の出力部の等価抵抗である。
フィルタ時定数は信号波形の歪と関係しており、その歪
を小さくするためにコンデンサ１６の容量を大きくする
と、そのフィルタ時定数が大きくなり、その充電速度と
ともに、放電速度に制約を受ける。コンデンサ１６の放
電速度が遅い場合には、強入力帯から弱入力帯にＭＩ＃
Ｊｌたとき、瞬時に応答が困難になり、音の発生が遅延
する欠点がある。
を小さくするためにコンデンサ１６の容量を大きくする
と、そのフィルタ時定数が大きくなり、その充電速度と
ともに、放電速度に制約を受ける。コンデンサ１６の放
電速度が遅い場合には、強入力帯から弱入力帯にＭＩ＃
Ｊｌたとき、瞬時に応答が困難になり、音の発生が遅延
する欠点がある。
この発明はコンデンサの容量を大きくするとともにコン
デンサの放電速度を改善することを目的とする。
デンサの放電速度を改善することを目的とする。
この発明は、振幅検波出力から利得制御電圧を形成する
自動利得調整増幅器の出力部に、抵抗を介してフィルタ
用コンデンサを接続し、前記抵抗に対して並列にダイオ
ードを前記自動利得調整増幅器の出力部に向かって順方
向に接続したことを特徴とする。
自動利得調整増幅器の出力部に、抵抗を介してフィルタ
用コンデンサを接続し、前記抵抗に対して並列にダイオ
ードを前記自動利得調整増幅器の出力部に向かって順方
向に接続したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図はこの発明の自動利得調整回路の実施例を示し、
第１図の自動利得調整回路と同一部分には同一符号を付
しである。
第１図の自動利得調整回路と同一部分には同一符号を付
しである。
自動利得調整増幅器１２の出力端子１４には、抵抗２０
を介して形成した端子２２と、接地点との間にフィルタ
用コンデンサ１６が接続され、抵抗２０に対して並列且
つ自動利得調整増幅器１２に向かって順方向にダイオー
ド２４が接続されている。
を介して形成した端子２２と、接地点との間にフィルタ
用コンデンサ１６が接続され、抵抗２０に対して並列且
つ自動利得調整増幅器１２に向かって順方向にダイオー
ド２４が接続されている。
そして、コンデンサ１６に発生するＡＧＣ電圧は、ミキ
サ回路４及び中間周波増幅器６の利得制御入力となる。
サ回路４及び中間周波増幅器６の利得制御入力となる。
このように構成すれば、ダイオード２４はフローティン
グ型の急速放電回路を構成する。ＡＭ検波出力によって
自動利得調整増幅器１２の出力端子１４にＡＧＣ電圧が
発生すると、出力端子１４と端子２２との間には、その
ＡＧＣ電圧がコンデンサ１６の端子電圧より高い場合は
、電位差が発生する。この電位差は、例えば、コンデン
サ１６の端子電圧がＯＶのとき、ＡＧＣ電圧で与えられ
、コンデンサ１６はそのＡＧＣ電圧に充電される。
グ型の急速放電回路を構成する。ＡＭ検波出力によって
自動利得調整増幅器１２の出力端子１４にＡＧＣ電圧が
発生すると、出力端子１４と端子２２との間には、その
ＡＧＣ電圧がコンデンサ１６の端子電圧より高い場合は
、電位差が発生する。この電位差は、例えば、コンデン
サ１６の端子電圧がＯＶのとき、ＡＧＣ電圧で与えられ
、コンデンサ１６はそのＡＧＣ電圧に充電される。
次に、このような充電状態から弱入力となり、自動利得
調整増幅器１２の出力電圧がコンデンサエ６の端子電圧
より低くなった場合、端子１４．２２間には電位差が発
生ずる。
調整増幅器１２の出力電圧がコンデンサエ６の端子電圧
より低くなった場合、端子１４．２２間には電位差が発
生ずる。
この電位差がダイオード２４の順方向降下電圧ｖＦを越
えると、ダイオード２４は導通状態となり、ダイオード
２４を介してコンデンサ１６に放電電流が流れる。
えると、ダイオード２４は導通状態となり、ダイオード
２４を介してコンデンサ１６に放電電流が流れる。
そして、コンデンサ１６の放電が進み、端子１４．２２
間の電位差がダイオード２４の順方向降下電圧ＶＦ （
例えば０．４Ｖ程度）以下になると、ダイオード２４は
不導通となり、その後のコンデンサ１６の放電は抵抗２
０を介して行われることになる。
間の電位差がダイオード２４の順方向降下電圧ＶＦ （
例えば０．４Ｖ程度）以下になると、ダイオード２４は
不導通となり、その後のコンデンサ１６の放電は抵抗２
０を介して行われることになる。
このようにダイオード２４を介して放電すれば、必要な
ＡＣ，Ｃ電圧にコンデンサ１６の電圧を到達させる速度
が早（なり、自動利得調整の応答速度、受信信号レヘル
に対しての追随性を改善することができる。また、この
ように充電速度の改善によって、コンデンサ１６の容量
を大きくすることができ、信号波形の歪の発生を防止す
ることができる。しかも、その回路構成は、非常に簡単
である。
ＡＣ，Ｃ電圧にコンデンサ１６の電圧を到達させる速度
が早（なり、自動利得調整の応答速度、受信信号レヘル
に対しての追随性を改善することができる。また、この
ように充電速度の改善によって、コンデンサ１６の容量
を大きくすることができ、信号波形の歪の発生を防止す
ることができる。しかも、その回路構成は、非常に簡単
である。
ダイオード２４には、第４図に示すように、ダイオード
２４の保護を図るために限流素子として抵抗２６を直列
に接続しても良く、このようにすれば、コンデンサ１６
の急速な放電によるダイオード２４の破壊を防止するこ
とができる。
２４の保護を図るために限流素子として抵抗２６を直列
に接続しても良く、このようにすれば、コンデンサ１６
の急速な放電によるダイオード２４の破壊を防止するこ
とができる。
第５図及び第６図はこの発明の他の実施例を示し、第３
図及び第４図に示す実施例と同一部分には同一符号を付
しである。
図及び第４図に示す実施例と同一部分には同一符号を付
しである。
第５図に示す実施例は、ダイオード２４及び抵抗２０に
対してコンデンサ１６を急速充電するだめのダイオード
２８を並列に接続したものであり、このような構成によ
れば、コンデンサ１６の急速な充放電ができ、低歪率で
追随性の高い自動利得調整ができる。
対してコンデンサ１６を急速充電するだめのダイオード
２８を並列に接続したものであり、このような構成によ
れば、コンデンサ１６の急速な充放電ができ、低歪率で
追随性の高い自動利得調整ができる。
また、第６図に示す実施例は、ダイオード２８に対して
限流素子として抵抗３０を直列に接続し、コンデンサ１
６の急速な充電電流からダイオード２８を保護すること
ができる。
限流素子として抵抗３０を直列に接続し、コンデンサ１
６の急速な充電電流からダイオード２８を保護すること
ができる。
なお、この発明は、従来から用いられている急速充電回
路を併用しても同様の効果が期待でき、実施例の充電回
路に限定されるものではない。
路を併用しても同様の効果が期待でき、実施例の充電回
路に限定されるものではない。
以上説明したようにこの発明によれば、コンデンサの放
電をその時定数に関係なく急速に行うことができ、低歪
率で追随性の良い自動利得調整ができる。
電をその時定数に関係なく急速に行うことができ、低歪
率で追随性の良い自動利得調整ができる。
第１図は一般的な自動利得調整回路を示すブロック図、
第２図は自動利得調整増幅器の出力部の等価回路を示す
説明図、第３図はこの発明の自動利得調整回路の実施例
を示す回路図、第４図ないし第６図はこの発明の自動利
得調整回路の他の実施例を示す回路図である。 １２・・・・自動利得調整増幅器、１６・・フィルタ用
コンデンサ、２４・・・ダイオ−Ｆ’、２６・・・限流
素子としての抵抗。 第１図 第２図 ４ 第３図 第５図
第２図は自動利得調整増幅器の出力部の等価回路を示す
説明図、第３図はこの発明の自動利得調整回路の実施例
を示す回路図、第４図ないし第６図はこの発明の自動利
得調整回路の他の実施例を示す回路図である。 １２・・・・自動利得調整増幅器、１６・・フィルタ用
コンデンサ、２４・・・ダイオ−Ｆ’、２６・・・限流
素子としての抵抗。 第１図 第２図 ４ 第３図 第５図
Claims (2)
- （１）振幅検波出力から利得制御電圧を形成する自動利
得調整増幅器の出力部に、抵抗を介してフィルタ用コン
デンサを接続し、前記抵抗に対して並列にダイオードを
前記自動利得調整増幅器の出力部に向かって順方向に接
続したことを特徴とする自動利得調整回路。 - （２）前記ダイオードに限流素子を直列に接続したこと
を特徴とする特許請求の範囲第１項に記載の自動利得調
整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203184A JPS60176314A (ja) | 1984-02-21 | 1984-02-21 | 自動利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203184A JPS60176314A (ja) | 1984-02-21 | 1984-02-21 | 自動利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176314A true JPS60176314A (ja) | 1985-09-10 |
Family
ID=12347495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203184A Pending JPS60176314A (ja) | 1984-02-21 | 1984-02-21 | 自動利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176314A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289829U (ja) * | 1985-11-27 | 1987-06-09 | ||
| JPS6363208A (ja) * | 1986-09-03 | 1988-03-19 | Fujitsu Ten Ltd | Ａｍ受信機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4962028A (ja) * | 1972-05-12 | 1974-06-15 | ||
| JPS5116846A (en) * | 1974-08-02 | 1976-02-10 | Hitachi Ltd | Agc denatsuhatsuseikairo |
| JPS559183B2 (ja) * | 1976-03-23 | 1980-03-08 |
-
1984
- 1984-02-21 JP JP3203184A patent/JPS60176314A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4962028A (ja) * | 1972-05-12 | 1974-06-15 | ||
| JPS5116846A (en) * | 1974-08-02 | 1976-02-10 | Hitachi Ltd | Agc denatsuhatsuseikairo |
| JPS559183B2 (ja) * | 1976-03-23 | 1980-03-08 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289829U (ja) * | 1985-11-27 | 1987-06-09 | ||
| JPS6363208A (ja) * | 1986-09-03 | 1988-03-19 | Fujitsu Ten Ltd | Ａｍ受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4030035A (en) | Circuit for preventing output clipping of R.F. stage in radio receiver | |
| US4504793A (en) | Pulse-width modulation circuit | |
| US4115812A (en) | Automatic gain control circuit | |
| EP0103917A1 (en) | FM stereo receiver | |
| US4042883A (en) | Automatic noise limiter | |
| US4313215A (en) | Circuit for attenuating disturbing noise signals | |
| CA1246150A (en) | Noise blanking signal generator for am radio | |
| US4307347A (en) | Envelope detector using balanced mixer | |
| US4194087A (en) | Control circuit and FM stereo receiver using same | |
| JPS60176314A (ja) | 自動利得調整回路 | |
| US4121161A (en) | AM receiver | |
| US4571548A (en) | Floating limiter circuit | |
| US4176286A (en) | Signal translator with squelch | |
| US4271535A (en) | Noise eliminating system | |
| US4289981A (en) | Pulsive component detecting apparatus | |
| US3714583A (en) | Muting circuit | |
| JPS60176315A (ja) | 自動利得調整回路 | |
| EP0448729A1 (en) | Tune detecting circuit | |
| US3543165A (en) | Transistor switch circuit responsive to change in direct current voltage | |
| US4225975A (en) | Noise suppression circuit for use with FM receiver | |
| US4568980A (en) | Video clamping correction circuit | |
| JPS60224313A (ja) | 自動利得調整回路 | |
| JPH0720064B2 (ja) | トランジスタ電力増幅器 | |
| JPS6046133A (ja) | ラジオ受信機 | |
| JPS628606A (ja) | Ａｇｃ電圧発生回路 |