JPS60176351A

JPS60176351A - 情報変換方式

Info

Publication number: JPS60176351A
Application number: JP3181184A
Authority: JP
Inventors: Shinichi Fukuda; 伸一福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-02-22
Filing date: 1984-02-22
Publication date: 1985-09-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は１′＃報変換方式、特にディジタルずｈ号を
記録又は伝送する際に、その記録系又は伝送系に適した
信号に変換する場合等に用いて好適な情報変換方式に関
する。

背景技術とその問題点例えば音声信号をＰＣＭ化し、回転ヘッドを用い“ζガ
ードハンドを形成しない状態で磁気記録を行うような装
置では、磁気記録の微分出力特性や隣接トラックからの
低域クロストークに加えてロータリトランスにより低域
成分が遮断されるので、低域の忠実な再生ができない問
題がある。

従って、このような記録再生周波数帯域が狭く、低域成
分が少ないことを要求される装置では、低域成分や直流
成分の領域に周波数スペクトル成分の少ない変調方式に
より記録信号を変調することが自効であり、いわゆるＮ
ＲＺＩと呼ばれる変調方式もその一例である。これはデ
ータ信号中の°ｌ″で信号を反転させ、′０”で反転さ
せないようにするものである。

また上述のような記録を携帯用等の小型の装置で行おう
とした場合には、回転ヘットの小型化、記録トランクの
狭幅化などにより、相生出力のＳ／Ｎがｒａｔ　＜、ま
た記録の帯域が狭いなどの問題かある。

ここで例えばＳ／Ｎに対しては、（夏６周時の検出ウィ
ンドウ幅（Ｔｗ）と、最小反転’Ｎｉｌ　（Ｔ　ｍｉｎ
　）との比が例えば２倍以下程度に小さいことが望まし
い。そこで従来から例えばガボアコートと呼ばれる変換
方式が提案されζいる。

ガボアコードは２ピッｌ−（Ｂ１．Ｂ２　）の情報を３
ビット（Ｐｌ、、Ｂ２　、Ｂ３　）に変換するもので、
その変換式は、Ｐ　１＝　Ｐ　３ｐ　＋　Ｂ　ｔ　＋１３２　・Ｂ１ｆ
Ｐ２　＝Ｐｓｐ−Ｂ１＋Ｂ２Ｐ　３　＝　Ｐ　３ｐ　＋　Ｂ　１＋　Ｂ　２但し、ザ
フィソクスのｐは前に変換された情報、ｆは次に変換さ
れる情報であり、復調式は、Ｂｉ−Ｐ３Ｐ會Ｐｔｐ＋Ｐａｐ−Ｐｌ−Ｐ３Ｂ２＝Ｐ２
　・　Ｂ３で与えられる。

このガボアコートにおいて、Ｔｗ　＝０．６７Ｔ、”１
’　ｍｉｎ　＝　０．６７Ｔ　、、　Ｔ　ｍａｘ　（最
大反転１１１′ｉｌ）　＝１．３３Ｔ（但し］”は被装
υｊ４データ１ヒツト相当の時間又は波長）であって、
ごごでＴｗと”Ｉ”ｍｉｎの比は１倍である。

さらにまた４１５変換と呼ばれる変換方式も提案されて
いる。

４１５変換方式は４ヒツト（Ｂ１．Ｂ２．Ｂ３゜Ｂ４）
の情報を５ビツト　（Ｐｌ　、Ｂ２．Ｂ３゜Ｐ、＋、Ｐ
ｓ）に変換するもので、ここでＮＲＺＩ表現で“０゛の
連続する数が２以下とされる。

すなわち５ビツトの組合せの内で、最初または最後に“
０゛′が連続せず、その間においてｕｏ”の連続する数
が２以下のものは、１７通りある。そごで被変調データ
４ビツトの（００００）〜（ｉ　ｉ　１１）の１６通り
を、上述の１７通りの内の任怠の１６通りと１対１で対
応させ゛ζ変換する。

このようにすれば、“１″の間の“０°゛の数カ・當に
２以下となる変換を行うことができる。

この４１５変換方式において、Ｔｗ　＝０．８　Ｔ、”
Ｉ’ｍｉｎ　＝０．８　Ｔ、Ｔ　ｍａｘ　＝　２．４　
Ｔであって、こごでＴｗとＴｍ１ｎの比は１倍である。

しかしながらこれらの方式において、ＮＲＺＩ変換後の
信号に直流成分が存在する。

ここで変調後の信号、すなわち記＃ｃＡ伯号に直流成分
が存在しζいると、例えは第１要人に不ずような原信号
に対しζ、本来第１図Ｂにポ′Ｊよっに再生されるべき
ところが、実際には第１図Ｃにボずように直流成分が０
になるようにオフセットされて再生され、出力信号は第
１図りにボずように時間軸が変動された信号にな−ノで
しまい、忠実なディジタル波形４１１現ができない。

このためこれらを考慮して周波数等が定められるため、
記録密度を向くすることができないなどの問題があった
。

これに対して本願出願人は先に、４／６変換を基本にし
て直流成分のない変換を行う方式を提案した。

ずなわち、４ビツト（Ｂ１．Ｂ２　、Ｂ３　、Ｂ４”）
の情報を６ビソト　（Ｐｌ、Ｂ２．Ｐ３＋　Ｐ４＋　Ｂ
５゜Ｂ６）に変換する場合に、４ピッ１−（Ｂ□〜Ｂ４
）の情報が取り得る形態は２’＝１６通りである。

一方６ビット（Ｐ１〜Ｐｅ）については、まＪ直流成分
を除去するためにばＮＲＺＩ変調後の信号で６ヒント中
の３ヒントが止（１）、３ヒツトが負（０）となればよ
い。なおＴ　ｍａｘ　／　Ｔ　ｍｉｎ　＝　３とするた
めＮＲＺＩ表現で“Ｏ″の連続する数が２（ｌ１１１以
］・、すなわち変調後のイｉ号で同しレヘルの連続が３
ビツト以トとなるごとを条件としている。

このような条件を考えた上で、さらにＮＲＺＩ表現で、
最初または最後の“０゛′の数が、０　＋ｌｌｉ＋、１
個、２個の場合に分類して、それぞれの場合の組合わせ
は次の表１のようになる。

表　１この表１から、６ビツトパタ一ン同士の接続の。

部分でも”ｏ”の連続が２個以下となるようにできるも
のは、まず最初のピントが“１°゛のＡ□。

Ａ　１”　ｌ　’Ａ　；’の１０通りの組合わせ、次に
最後のビットが“１”のＡ１．８１＊　Ｃｔの１２通り
の組合わせ、さらに最初と最後の“θ″゛の数が共に１
　（１１１＋以下のＡ１　、Ａｔ’、Ｂ工、Ｂ１′の１
５通りの組合わせの場合である。ところがこれらのいず
れの場合においても組合わせの数は、４ビツト１６の組
合わせの数に満たない。

そこで本来使用できない組合わせ、例えばＡ１゜Ａ　１
’　ｌ　Ａ　Ｉ’を用いている場合に、Ｂ１．Ｂｔ’等
の組合わせも使用し、一部を８／１２変換とすることに
よって“０”の連続を２以下とする方式を提案した。

すなわち、この方式では、組合わせの境界でＴｍａに／
Ｔｍ１ｎ＝３を満足しないような直流の蓄積が０（ＤＣ
＝Ｏ）の組合わせも使用し、Ｔｍａｘ／Ｔｍ１ｎ＝３、
を越ずような組合わせの境界では、他の直流の蓄積がＯ
の組合わせで置き換えて、“０”の連続を２以上とする
ようにしている。

しかしながらこの方式では、変換に必要とされる拘束ビ
ット長が８ビツト、逆変換では１２ビツトと極めて長く
なり、装置が極めて大きくなると共に、誤りの伝搬も太
き（実用上問題であった。

また、４／６変換変換色し°Ｃ１４ビット１６の組合わ
せの数に満たない組合わせに直流の蓄積が＋２（ＤＣ−
＋２）と−２（ＤＣ＝−２）の２つの組合わせを一対で
使用し、その組合わせが現われるときは、直流の蓄積が
＋２と−２の組合わせが交互に現われるように選択して
低域成分を軽減する情報変換方式を本願出願人は先に提
案した。

すなわち、４／６変換変換色おい゛ζ直流成分０以外の
組合わせについて検討し、その場合に、直流の蓄積が＋
２．−２の組合わせを次の表２９表３のように分類する
。

表　２表　３ここで直流の蓄積については、例えば第２図に示すよう
に前の組合わせの最後が負（０）で終った場合である。

従って前の組合わせの最後が止（１）で終っている場合
には正負の符号は逆転する。また例えば先頭のビットが
“０″の組合わせについて、この先頭ビットを“１”に
変換すると、直流の蓄積量は第３図に不ずように符号が
逆転する。

そこで例えは表１のＡＩ　、　Ａ１’　、　Ｂ’ｌ　、
　Ｂｔ’を用いた場合に、表２の８２．Ｂ２’の２通り
及び表３のＢ３．Ｂａ’の３通りの組合わせを利用し、
上述の直流成分のない組合わせ１５通りと、この直流の
蓄積が＋２．−２の組合わせ５通りの計２０通り、の内
から、４ビット１６通りの組合わセと１対１で対応させ
る。そして直流の蓄積が＋２．−２の組合わせが現われ
る度に、直流の蓄積が正、負交互になるように先頭ビッ
トを変換する。なおこの場合に、先頭ビットのＯｎを１
゛′に変換しζも、表２、表３において逆の直流蓄積の
Ａの組合わせになるだけで、他の組合わせと混同される
おそれはない。

ここで表１のＡ１．Ａｘ’、Ｂ１．Ｂｓ’の組合わせを
００１表２の８２．Ｂ２’の組合わせをＣイ′、表３の
８３．Ｂａ’の組合わせをＣ−２とし、またＣイ′の先
頭ビットが“１”に変換され゛ζ直流の蓄積が−２とな
ったものをＣ：２＋　Ｃ’−２の先頭ビットが“１”に
変換されて直流の蓄積が＋２となったものをＣ２０、と
する。

このようにした場合に第４図に示すように、直流の蓄積
が＋２、−２の組合わせが現われたとき、その２ビツト
目からの反転回数じｌ　”の数）を計数し、前の直流の
蓄積が＋２、−２の組合わせと次の直流の蓄積が＋２、
−２の絹合わせとがＣイ′（またはＣ）２）とＣイ′、
あるいはＣ−２（またはＣご２）とＣ−２のように同符
号の場合には次の直流の蓄積が＋２、−２の組合わせが
現われるまでに、反転回数が偶数なら第４要人に厚すよ
うに先頭ピッＩ・（矢印）を“１′に変換し、奇数なら
第４図Ｂにボずように０”のままとする。また前の直流
の蓄積が＋２、−２の組合わせと次の直流の蓄積が＋２
、−２の組合わせとが異符号の場合には、反転回数が偶
゛数のときに第４図Ｃに不ずように先頭ビットをａＯ″
のままとし、奇数のときに第４図りに示すように先頭ビ
ットを“１”に変換する。

１゛なわち次の表４にボずようにな変換が行われる。

表　４これによって＋２の直流の蓄積が生じても、次の直流の
蓄積が＋２、−２の組合わせでこれが相殺され、どのよ
うな組合わせの連続でも直流成分が０になる。

ところが、この方式の場合も、低域成分を低減できる理
想的なものと云い難＜、不充分である。

発明の目的この発明は斯る点に鑑み才なされたもので、構成が簡単
にして低域成分が少ない情報変換方式を提供するもので
ある。

発明の概要この発明では、４ビツトの情報を６ビツトの情報に変換
するに当り、上記６ビツトの情報は、ＮＲＺＩ変ｉｉｍ
　ｆ＆の信号において、同じレベルの連続が３ビツト以
〜トとなるようにすると共に、上記６ビツト中の直流の
蓄積が０で直流の蓄積値をコントロール可能な第１の組
合わせと、上記直流の蓄積を＋２にコントロール可能な
第２の組合わせとし、上記４ビツトの情報が上記条件で
選ばれた組合わせと１対ｌで対応されると共に、上記第
１及び第２の組合わせが用いられるときその上記直流の
蓄積の正負の符号が記憶され、次に上記第１の組合わせ
に用いられるときこの組合わせにおける上記直流の蓄積
値が小さくなるように上記第１の組合わせの先頭ビット
を変換し、また次に上記第２の組合わせが用いられると
きその上記直流の蓄積が上記記憶とは逆の符号となるよ
うに上記次の第２の組合わせの先頭ビットを変換するよ
うに構成することにより、回路構成が簡略化され、また
ＤＳＶの分散を小さくして低域成分を少なくすることが
できる。

実施例以下、この発明の一実施例を、第５図〜第８図に基づい
て詳しく説明する。

この発明では、先ず、直流の蓄積が０の組合わせも、直
流の蓄積が±２の組合わせと同様に、全てその先頭ビッ
トを変換し′Ｃ使用する。ずなわら、直流の蓄積が０で
互いに先頭ビットの異なった対を成す組合わせ（以下、
これを第１の組合わせと云う）と、直流の蓄積が±２で
互いに先頭ピントの異なった対を成す組合わせ（以上、
これを第２の組合わせと云う）を使用する。そのために
は、先頭ビットを反転しても、やはり組合わせとなって
いるものが２×２４個、ずなわぢ４／６変換の場合２　
Ｘ　１６ｆｌｌｉｌなく°ζばならない。そこで、ここ
では、Ｔｍａｘ　＝　３　Ｔ’　（’ｌ”　＝Ｔｍｉｎ
　＝Ｔｗ　）とする。

ところで、１ビツト毎の直流蓄積値は、一般に評価法の
１つであるＤ　Ｓ　Ｖ　（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖ
ａｒｉａｔｉｏｎ　）と呼ばれており、例えば第５図Ａ
にボすような、６ビツトパターンから成る直流の蓄積が
０の組合わせを考えると、この組合わせのＤＳＶの１１
１．移は、最初をＤＳＶ＝１とした場合、第５図Ｂに実
線で不ずような変化をする。

このＤＳＶはその最大値と最小値の幅が小さい方が直流
的なかたよりが少なく、低域成分は少なくなる。また、
評価法の１つとして、ＤＳＶの分散（Ｄ　Ｓ　Ｖ　Ｖａ
ｒｉａｎｃｅ）とバうパラメータがあり、これば各ビッ
ト毎のＤＳＶ値の２来平均でめられる。この値は小さい
程好ましいとされる。なお、ＤＳＶ＝Ｑのレベルは、各
ビットのＤＳＶ値の平均値とし′ζ定義されるが、組合
わせ（符号語）をＮＲＺＩ変調した波形のＤＳＶに付い
”ζは、Ｄ　Ｓ　Ｖ　ｍａｘ＝　−Ｄ　Ｓ　Ｖ　ｍｉｎ
となり、従って、この場合各組合わ一仕の境界における
ＤＳＶを＋１または−１にし−Ｃ，Ｄ　Ｓ　Ｖ　ｍａｘ
とＤ　Ｓ　Ｖ　ｍｉｎの中間値をＤＳＶ＝０と定義すれ
ばよい。

そこで、このＤＳＶの分散の評価法で、例えば、第５図
Ａの如き組合わせは、ＤＳＶ＝＋１から始めると、その
ＤＳＶの推移は、第５図Ｂの実線に沿っ゛Ｃ変化するが
、この時の分散は１．２となる。

一方、ＤＳＶ＝−１から始めると、そのＤＳＶの推移は
第５図Ｂに破線で示すように変化して、この時の分散は
３．２となる。つまり、同一のビットパターンの組合わ
せでも、最初のＤＳＶの設定の仕方により、直流的な性
質は異なり、特にこの場合、ＤＳＶ＝−１から始めると
、その分散が大きくなり、好ましくない。

そこで、この発明では、変換に際しては、上述した対を
成す第１及び第２の組合わせを、ＤＳＶ＝＋１又は−１
のどちらで初めたらＤＳＶの分散が小さくなるかで選択
するようにする。なお、第５図に関連して上述したよう
に、直流の蓄積が−２のときは、ＤＳＶ＝＋１から、直
流の蓄積が＋２の時はＤＳＶ＝−１から初めるものとす
る。

また、この発明では、上述の如く全組合わせを対で用い
るようにすると共にＤＳＶを±２まで、すなわちＩＤ５
Ｖ１≦２とする。これによって、通當Ｔ　ｍａｘ　／　
Ｔｍ１ｎ　＝　３の場合、組合わセの“Ｏ”は１個だけ
しか先頭が“００１・・パと先頭に”０”が２個連続す
るものが使用できるようになり、選択される組合わせを
増加することができる。

これは、次の組合わせにＤＳＶ＝＋１と伝える組合わせ
の後端には“・・・ｌＯ″は現れてこないので、ＤＳＶ
＝＋１から初める場合にのみ先頭が“００１・・・°′
のものを使用できるようになるからである。

このことを更に第６図を参照して説明する。いま、次の
組合わせの先頭が”００１・・・”でこれをＤＳＶ＝＋
１で初めようとすると、同図に実線で丞ずように、その
前の組合わせの後端は、ＩＤ５Ｖ　ｌ≦２の条件より“
・・・１”となる。

因みに、ＩＤ５Ｖ１≦２とすると同図に破線で示すよう
に、その前の組合わせの後端は“・・・１０゛°となり
、前後の組合わせの境界において“０゛が３個連続する
ごとになり、Ｔ　ｍａｘ　＝　３Ｔ　”の条件を満足し
ないことになる。

また、次の組合わせの先頭が“００１・・・”のものを
ＤＳＶ＝−１で初めようとすると、同図に鎖線で不ずよ
うに、前の組合わせの後端“′１０・・・°゛の部分は
ＩＤ５ＶＩ≦２の範囲に入るも、次の組合わせの先端“
００１・・パの部分はＤＳＶ＝−３を越えるようになり
、しかも前後の組合わせの境界において“０”が３個連
続することになり、’Ｉ”ｍａｘ　＝　３　Ｔ’の条件
も満足してない。

従って、ＩＩ）Ｓ、ＴＩＮ≦２を満足する組合わせで構
成ずれば、ＤＳＶ＝＋１から初める場合には先頭が“０
０１・・・”のものも次の絹合わせ（直流の蓄積が０か
、−２の組合わ−ｌ）として（リリＩＪできるようにな
るわけである。

換言すれば、組合わせの先頭が“００１・・パとなるの
はＱ＝−１−１となるものに限られ、組合わせの後端が
“・・・１０″となるのはＱ＝−１となるものに限られ
、それ以外の場合はＤＳＶ−±３までを許さなりればな
らないので使用できないことになる。

この場合に、選択できる６ビツト情報の組合わせ数を次
の表５に示す。

表　５また、次の表６は、上記表５に基づいて選んた１７通り
の組合わせ（コード）の−例を示すもので、こ＼ではデ
ータとは対応させてない。この表６は、対を成す２つの
組合わせの選択法として、例えば％［ビットのコントロ
ールのみで行う場合である。

また、この表６において、Ｑ′は変換した前のコード（
組合わせ）までの直流蓄積情報（それまでのＤＳＶ相当
）、ＤＶはＤＳＶの分数、Ｑはいま変換したコードまで
の直流蓄積情報（いま変換したコードまでのＤＳＶ相当
、つまり変換コードの後端のＤＳＶ値で、次のｊ−ドの
Ｑ′となる）である。

表　にの表６における１７通りから、４ビツト情報に対応して
好適な１６通りを選ぶには、変換しやすく、またＤＳＶ
の分散（ＤＶ）の小さいものを優先的に選ぶようにすれ
ばよい。因みに、表６では、Ｎα５のものを省くと、残
りの１　ｔｌｌｌｉ＋のコード（組合わせ）のＭＳＢ、
２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ。

ＬＳＨの“１″と“０″の比率は夫々１２：４゜ｉｏ：
　６＋　ｉｚ：　４．　８　：　８．１２：　４．　１
０：　６となり、これ等１６個のコードには成る規則性
が維持されており、これ等は変換しやすい、つまりロジ
ックを簡単に出来る組合わせの一例と云える。

そこで、隘５のコードを除く残りの１６１１１１１コー
ドを４ビツト情報（データ）に対応したものが、表７で
ある。この表７において、出力組合わせの先頭ビットＰ
１は、Ｑが１のときはＱ’　−−１側のレヘルが使用さ
れる。なお、このときの変換式及び逆変換式は下記の（
１）及び（２）式で夫々表わされる。

Ｂ４’＝　（Ｐ２　＋Ｐ５　）　・ＰＧ表　７第７図はこの変換方式に従って変換を行う装置の一例で
ある。

同図において、（１）は入力端子、（２）は人力用４ビ
ツトシフトレジスタ、（３）はプログラマブル・ロジッ
ク・アレイ　（ＰＬＡ）を用いた変換ロジックであって
、入力端子（１）に供給される情報がクロック端子（４
）にデータビットレートで印加されるパルスにより４ビ
ツトずつ、ジフトレジスタ（２）の中を転送され、４ビ
ツト（Ｂ１〜Ｂ４）の情報が変換ロジック（３）に供給
される。

変換ロジック（３）は上記（１１式に従って構成され、
例えば、イクスクルーシブオア（以下、ＥＯＲと万う）
回路（３ａ）　、ＯＲ回路（：Ｔｈ）　、（３ｃ）、Ａ
ＮＤ回路（３ｄ）　、ＮＡＮＤ回路（３ｅ）、ＮＯＲ回
路（３ｆ）及びインバータ（３ｇ）　、（３ｈ）がら成
る。

ＯＲ回Ｍ＆　（３ｂ）　、ＮＡＮＤ回路（３ｅ）及びＮ
ＯＲ回路（３ｆ）の各一方の入力端はシフトレジスタ（
２）の第１出力端子（Ｂｉ相当）に接続され、ＯＲ回路
（３ｂ）の他方の入力端はＡＮＤ回路（３ｄ）の出刃端
に接続され、ＮＯＲ回路（３ｆ）の他方の人力端はシフ
トレジスタ（２）の第２出方端子（Ｂ２相当）に接続さ
れる。また、シフトレジスタ（２）の第２出力端子がイ
ンバータ（３ｇ）を介してＮＡＮＤ回路（３ｅ）の他方
の入力端に接続されると共にＡＮＤ回路（３ｄ）の一方
の入力端に接続される。ＡＮＤ回路（３ｄ）の他方の入
力端は、シフトレジスタ（２）の第４出力端子（Ｂ４相
当）に接続され、またこのシフトレジスタ（２）の第４
出力端子はＯＲ回路（３ｃ）の一方の入力端に接続され
る。ＯＲ回１／＆（３ｅ）の他方の入力端はＮＯＲ回路
（３ｆ）の出力端に接続され、このＮＯＲ回路（３ｆ）
の出力端は外部に設けられた遅延回路例えばＤ型フリッ
プフロップ回ｌｉｄ　１５１の入力端りに接続されると
共にインバータ（３ｈ）を介して出力用６ビソトシフト
レジスタの第５入力端子（、Ｐ　ｓ相当）に接続される
。

また、ＥＯＲ回路（３ａ）の一方の入力端がＮＡＮ１１
回路（３ｅ）の出力端に接続され、その他方の入力端が
フリップフロップ回路（５）の出力端子Ｑに接続される
。そして、ＥＯＲ回ＩＩ（３ａ）の出力端がシフトレジ
スタ（６）の第１入力端子（Ｐ１相当）に接続され、同
様にＯＲ回路（３ｂ）　、ＮＡＮＤ回路（３ｅ）及びＯ
Ｒ回路（３ｃ）の各出力端が夫々シフトレジスタ（６）
の第２入力端子（Ｐ２相当）、第３入力端子（Ｐ３相当
）、第６入力端子（Ｐｇ相当）に接続される。また、シ
フトレジスタ（２）の第３出力端子（’Ｂ　３相当）が
直接シフトレジスタ（６）の第４入力端子（Ｐ４相当）
に接続される。

また、クロック端子（４）にデータビットレートで供給
されるパルスのタイミングがタイミング検出回路（７）
で検出され、このタイミング信号がデータ４ビツト毎に
フリップフロップ回路（５）のクロック端子に供給され
ると共にシフトレジスタ（６）のロード端子ＬＤに供給
される。

そして、シフトレジスタ（２）からの４ビツト（Ｂｉ〜
Ｂ４）の情報が変換ロジック（３）に供給されると、こ
の変換ロジック（３）においζ、上述の表７に基づくよ
うな１対１の変換が行われる。そして、この変換ロジッ
ク（３）の出力は、それまでのＤＳＶが＝１又は＋１の
時の組合わせとなるような先頭ビットのもので統一して
出力される。従って、例えばＤＳＶ−＋１に統一したと
すると、変換された組合わせが、ＤＳＶがーｌで始まる
時に、フリップフロップ回路（５）のハイレベルの出力
Ｑ′をＥＯＲ回路（３ａ）に供給してその先頭ビットを
反転してシフトレジスタ（６）に供給してやればよい。

史に詳述すれば、フリップフロップ回路（５）の出力Ｑ
′が＋１　（論理的に１）のときは先頭ピッＩ・に関連
するＮＡＮＤ回路（３ｅ）の出力が反転されて出力され
、一方、フリップフロップ回路（５）の出力Ｑ′が−１
（論理的に０）のときはＮＡＮＤｌ路（３ｅ）の出力が
反転されることなくそのま装出力される。

因みに、上記表７で云えば、入力データ（００００）〜
（００１１）の変換の際には、先頭ビットＰ１が反転さ
れて０″となり、人力データ（０１００）〜（０１１１
）　、（１０００）〜（１０１１）及び（１１００）〜
（１１１１）・の変換の際には、先頭ビットＰ１が反転
されることなく、夫々″１″、メ′０”及びｌ”となる
。

そして、上述の如く６ビツトに変換されシフトレジスタ
（６）にとり込まれた内容は、クロック端子（８）より
供給される入力信号のクロックの３／２倍の周波数のク
ロック信号により、順次読み出される。この読み出され
た信号がＮＲＺＩ変調回路としての例えばＴ型フリップ
フロップ回路（９）に供給され、このフリップフロップ
回路（９）のクロック端子に印加される端子（８）から
のクロック信号により、フリップフロップ回路（９）か
らはＮＲＺＩ変調された信号が出力端子（１ωに取り出
される。

また第８図は上述の変換方式による復ｔｔｌｌａのため
の装置の一例を示すもので、同図において、入力端子（
１１）からの信号がＮＲＺ■の復調回路（１２）を通じ
て入力用５ビツトシフトレジスタ（１３）に供給すれ、
クロック端子（Ｉ４）からのコードビットレートのパル
スによりシフトレジスタ（１３）の中を転送される。

なお、本実施例では、変換の時に全ての組合わせを先頭
ビット可変としたが、この先頭ビットは、逆変換では、
単に直流的性質を良くするためのピントで、データ語に
は直接関係ないので、この先頭ヒツトを除いた５ビツト
をシフトレジスタ（１３）より変換ロジック（１５）に
供給するようにする。

従って、この変換ロジック（１５）は、この場合、６／
４変換でなく５／４変換のものでよく、それだけ回路が
簡略化される。

例えば、この変換ロジック（１５）としては、上記（２
）式に従っ゛ζＡＮＤ回路（１５ａ　）　、（１５ｂ　
）及び（１５ｄ）とＯＲ回路（１５ｃ　）とで構成され
たものが使用される。ＡＮＤＩＩＪ路（１５ａ　）の一
方の入力端はシフトレジスタ（１３）の第１出力端子（
Ｐ２相当）に接続され、その他方の入力端はシフトレジ
スタ（１３）の第４出力端子（Ｐｓ相当）に接続され、
ＡＮＤ回路（１５ｂ）の一方の入力端はシフトレジスタ
（１３）の第２出力端子（Ｐ３相当）に接続され、その
他方の入力端は上記第４出力端子に接続される。また、
ＯＲ回路（１５ｃ）の一方の入力端は上記第１出力端子
に接続され、その他方の入力端は上記第４出力端子に接
続され、ＡＮＤ回１ａ（１５ｄ）の一方の入力端はＯＲ
１ｉｔｔｌｅ　（ｒｓｄ）の出力端に接続され、その他
方の入力端はシフ１〜レジスタ（１３）の第５出力端子
（Ｐ６相当）に接続される。そして、ＡＮＤ回１１（１
５ａ　）　、（１５ｂ　）及び（１５ｄ）の各出力端が
出力用４ビツトシフトレジスタ（１６）の第１入力端子
（Ｂ　ｉ相当）、第２入力端子（Ｂ２相当）及び第４入
力端子（Ｂ４相当）に接続される。また、シフトレジス
タ（１３）の第３出力端子（Ｐ４相当）がシフ１−レジ
スタ（１６）の第３入力端子（Ｂ３相当）に接続される
。

変換ロジック（１５）では、上述の１対ｌの逆変換によ
る復調が行われ、復８１！ａされた（　Ｂ　１〜Ｂ４）
の情報がシフトレジスタ（Ｉ６）に供給され、クロック
端子（１４）のパルスよりタイミング検出回路（１７）
で検出されたタイミング信号（ブロック毎のパルス）が
シフトレジスタ（６）のロード端子Ｌ　Ｄに印加される
毎にとり込まれる。そし゛ζシフトレジスタ（１６）の
内容はクロック端子（１８）にデータヒントレートで印
加されるパルスによりシフトされ、出力端子（１９）に
取り出される。

このようにして変調及びｆＪｊ　ｔＪｌａを行うことが
できる。

発明の効果上述の如くこの発明によれば、４ヒツトの情報を６ビツ
トの情報に変換するに当り、被変換情報の４ビツトに１
対１に対応させる変換情報６ビツトの各組合わせの先頭
ビットを全て可変できるように成すと共に変調後の信号
で同じレベルの連続が３ビツト（“０゛の連続が２つま
で）とし、それまでの直流の蓄積値により、良い方の組
合わせを選択するようにしたので、直流の蓄積値の分散
が小さくなって低域成分を少なくすることができ、もっ
てビット誤り率が改善され、Ｉ４ｉ密度記録また伝送が
可能となる。また、変換の際、全ての組合わせが先頭ビ
ット可変のため、先頭ビットが可変か台かを判別する回
路が不要となり、また、逆変換では斯る先頭ビットを除
いて行うことができるので変換ロジックの構成が簡略化
される。

【図面の簡単な説明】

第１図〜第４図は従来方式の説明に供するための図、第
５図及び第６図はこの発明の説明に供するための図、第
７図はこの発明を適用した変換装置の一例を示す構成図
、第８図はその復調装置の一例を示す図である。（２１，（６１，（１３）　、（１６）はシフトレジス
タ、（３）。（１５）は変換ロジック、［５）　、　＋９）はフリッ
プフロップ回路、＋７１．　（１７）はタイミング検出
回路である。第１図

Claims

【特許請求の範囲】

４ビツトの情報を６ビツトの情報に変換するに当り、上
記６ビツトの情報は、ＮＲ２；Ｉ変調後の信号において
、同じレベルの連続が３ビツト以上となるようにすると
共に、上記６ビツト中の直流の蓄積が０で直流の蓄積値
をコントロール可能な第１の組合わせと、上記直流の蓄
積を±２にコントロール可能な第２の組合わせとし、上
記４ビツトの情報が上記条件で選ばれた組合わせと１対
１で対応されると共に、上記第１及び第２の組合わゼが
用いられるときその上記直流の蓄積の正負の符号が記憶
され、次に上記第１の組合わせに用いられるとき該組合
わせにおける上記直流の蓄積値が小さくなるように」二
記第１の組合わせの先頭ビットを変換し、また次に上記
第２の組合わせが用いられるときその上記直流の蓄積が
上記記憶とは逆の符号となるように上記法の第２の組合
わせの先頭ビットを変換するようにした情報変換方式。