JPS6017935A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6017935A
JPS6017935A JP58125305A JP12530583A JPS6017935A JP S6017935 A JPS6017935 A JP S6017935A JP 58125305 A JP58125305 A JP 58125305A JP 12530583 A JP12530583 A JP 12530583A JP S6017935 A JPS6017935 A JP S6017935A
Authority
JP
Japan
Prior art keywords
electrodes
carrier
recess
chip carrier
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58125305A
Other languages
English (en)
Inventor
Kenji Tominaga
健司 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58125305A priority Critical patent/JPS6017935A/ja
Publication of JPS6017935A publication Critical patent/JPS6017935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0444—Apparatus for wiring semiconductor or solid-state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置のパッケージの一種として広く用
いられるチップキャリアおよびマザーボードの実装体に
関するものである。
従来例の構成とその問題点 チップキャリア（イ？１造の半導体装置は、その配線形
態として、マザーボードに直接はんだ付けされる。第１
図は従来例の断面図であり、セラミック・チップキャリ
ア１が、その電極２を、マザーボード３側の電極４に、
ばんだ５を介して接続されている。ところで、チップキ
ャリアでは、電極数の増加と共に、マザーボードとの接
触側面積を拡大しなければ々らず、実装密度が上がらな
い。
寸だ、チップキャリア１とマザーボード３とのアライメ
ントは、プリアラインが十分になされている状態であれ
ば、はんだの表面張力に」二って５着実にセルファライ
ンされるが、プリアラインが不十分であれば、はんだ接
続が不十分になることから、プリアラインの確実に行な
われる構造であることも好ましいことである。
発明の目的 本発明は、従来例にみられた問題点をことごとく解消す
るものであり、高密度実装ならびにプリアラインの容易
な構造のチップキャリア型半導体装置を提供するもので
ある。
発明の構成 ３　、　、 本発明は、要約するに、半導体チップを封有するチップ
キャリアの上面および下面の両面に配線用導体端子部を
配設し、前記配線用導体端子部をマザーボードに勇電固
着した半導体装置であり、これに１こり、千ノブキャリ
アの導体端子の配列が、同じチップキャリアサイズのも
ので、最大２倍の電極数で可能であり、寸だ、各電極間
の間隔を十分に確保できるので、電極接続も容易である
。
実施例の説明 第２図は本発明の一実施例断面図であり、セラミック・
チップキャリア１には、下面の電極２のほかに、」二面
にも電極６が配設されている。そして、マザーボード３
には、チップキャリア１が楽に入り、かつ、ににんだの
表面張力によるセルファラインメン１−眼Ｗ以内の隙間
を有する凹陥部７を有し、その凹陥部７の底に電１？ｊ
ｊｓを形成し、１だ、表部にも、電極９を有する。各電
極の接続は、近接して対向する電（Ｔ間をはんだ６によ
って行表う。
この１１？１造によれば、チップキャリア１の電極２お
よび同６がそれぞれ、マザーボード３の凹陥部７内の電
極８および表面の電極９と接続され、立体的配列による
電極の高密度化が達成される。
寸だ、チップキャリア１をマザーボード３に形成されだ
凹陥部７に配設すると、両者間の位置合せが容易であり
、これによって、プリアラインも適切、十分に行なわれ
、はんだによるセルフアライメントも確実に行なうこと
ができる。
２ｒＩ；３図は、本発明の別の実施例断面図であり、セ
ラミック・チップギヤリア１の側面をテーバ状に々し、
これに対応して、マザーボード３の凹陥部７も、その側
面をテーパ状に外したものである。
とれによれば、マザーボード３への千ノブキャリア１の
配置、いわゆる、プリアラインが容易になり、作業性の
向−にがはかられ、生産コヌトの低減にもなる。
なお、従来例、各実施例とも、半導体チップ１０は、チ
ップキャリア１の所定載置面に置かれ、金属細線１１で
結線されており、上面の蓋１２でおおわれた構造である
。
発明の効果 ５　・　−・ 本発明に」これば、チップキャリアの上面および下面に
電極を配列することにより、同一面積のチップギヤリア
で最大２倍の電極配設が可能であり高密度実装を容易に
する。
寸だ、マザーボード面に凹陥部を設けて、との凹陥部に
前記チップキャリアを配置することにより、電極接続の
立体化が可能であり、チップキャリアとマザーボードと
の電極間接続のだめのプリアラインならびにセルファラ
インメン１゛の処理が容易になり、生産性の向」二をも
達成し得る。
【図面の簡単な説明】
第１図は従来例の断面図、第２図ならびに第３図は本発
明の各実施例断面図である。 １・・・・・・チップキャリア、２，４，６，８．９・
・・・・・電極、３・・・・・・マザーボード、５・・
・・・・はんだ、７・・・・・・凹陥部、１０・・・・
・・半導体チップ、１１・・・・・・金属′細線、１２
・・・・・・蓋。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (3)

    【特許請求の範囲】
  1. （１）　？１′４体チップを」さ１有するチップキャリ
    アの−に面お」：び下面の両面に配線用導体端子部を配
    設し、前記配線用導体端子部をマザーボードに導電固着
    した半導体装置。
  2. （２）　チップキャリアがマザーボードの凹陥部に配置
    されて′なる特許請求の範囲第１項に記載の半導体装置
    。
  3. （３）チップキャリアがテーバ状側面を有する特許請求
    の範囲第１項に記載の半導体装置。
JP58125305A 1983-07-08 1983-07-08 半導体装置 Pending JPS6017935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58125305A JPS6017935A (ja) 1983-07-08 1983-07-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58125305A JPS6017935A (ja) 1983-07-08 1983-07-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS6017935A true JPS6017935A (ja) 1985-01-29

Family

ID=14906798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58125305A Pending JPS6017935A (ja) 1983-07-08 1983-07-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6017935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915641A1 (en) * 1997-11-05 1999-05-12 Nec Corporation Surface mount assembly for electronic components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915641A1 (en) * 1997-11-05 1999-05-12 Nec Corporation Surface mount assembly for electronic components

Similar Documents

Publication Publication Date Title
US4642419A (en) Four-leaded dual in-line package module for semiconductor devices
US3627901A (en) Composite electronic device package-connector unit
JPH06224362A (ja) 電子素子用リードフレーム・パッケージ
US5206188A (en) Method of manufacturing a high lead count circuit board
JPH04307943A (ja) 半導体装置
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPS622628A (ja) 半導体装置
JPH06204390A (ja) 半導体装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP3174238B2 (ja) 半導体装置およびその製造方法
JPS61285740A (ja) 高密度実装形セラミツクｉｃパツケ−ジ
JPS5980957A (ja) 半導体装置
KR100230750B1 (ko) 반도체 패키지
JPS6366959A (ja) 多重リ−ドフレ−ム
JP2770530B2 (ja) フィルムキャリアパッケージ
JPH02201946A (ja) 半導体装置
JPH04304659A (ja) 混成集積回路装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS5889953U (ja) 混成回路
JPH0432761Y2 (ja)
JPH0297050A (ja) 半導体集積回路
JPS59193054A (ja) 半導体装置
JPS60261146A (ja) 半導体装置の内部リ−ド部
JPS63265451A (ja) 半導体装置
JPS6245159A (ja) 半導体装置