JPS60182277A - 電荷注入装置の駆動回路 - Google Patents
電荷注入装置の駆動回路Info
- Publication number
- JPS60182277A JPS60182277A JP59037802A JP3780284A JPS60182277A JP S60182277 A JPS60182277 A JP S60182277A JP 59037802 A JP59037802 A JP 59037802A JP 3780284 A JP3780284 A JP 3780284A JP S60182277 A JPS60182277 A JP S60182277A
- Authority
- JP
- Japan
- Prior art keywords
- injection device
- charge injection
- drive circuit
- shift register
- cid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、光検知装置として用いられる電荷注入装置（
以下、ＣＩＤ；Ｃｈａ４ｇｅ Ｉｎｊｅｃｔｉｏｎ Ｄ
ｅｖｉｃｅと称す）の駆動回路に関する。
以下、ＣＩＤ；Ｃｈａ４ｇｅ Ｉｎｊｅｃｔｉｏｎ Ｄ
ｅｖｉｃｅと称す）の駆動回路に関する。
（ｂ） 従来技術と問題点
複数の画素がマトリクス状に配置された光センサーとし
てのＣＩＤの駆動はシフトレジスタで発生させた駆動パ
ルスを、出カバソファとしてのＣＭＯＳインバータを介
して駆動ラインに加えていた。
てのＣＩＤの駆動はシフトレジスタで発生させた駆動パ
ルスを、出カバソファとしてのＣＭＯＳインバータを介
して駆動ラインに加えていた。
しかしながら、従来の装置では、障害が生じてもどのラ
インに障害が発生したのか検出できない欠点があった。
インに障害が発生したのか検出できない欠点があった。
（Ｃ） 発明の目的
本発明の目的は、従来のこのような欠点を解消し、障害
の生じたラインの検出を行えるようにしたことにある。
の生じたラインの検出を行えるようにしたことにある。
（ｄｉ 発明の構成
上記目的を達成するための本発明は、ＣＩＤの駆動回路
で、シフトレジスタと、該シフトレジスタの複数出力を
それぞれ受け、電荷注入装置を駆動する複数の相補ＭＯ
Ｓインバータと、該複数のインバータと電源との間に共
通に設けられた電流波形検知手段を有することを特徴と
する。
で、シフトレジスタと、該シフトレジスタの複数出力を
それぞれ受け、電荷注入装置を駆動する複数の相補ＭＯ
Ｓインバータと、該複数のインバータと電源との間に共
通に設けられた電流波形検知手段を有することを特徴と
する。
（ｅｌ 発明の実施例
以上図面を用いて本発明の一実施例を説明する。
本発明は、ＣＩＤの画素がＭＯ３構造をとっており、正
常な画素は容量性であるのに対し、障害。
常な画素は容量性であるのに対し、障害。
例えば電極と基板間の絶縁膜にリークが生じていると、
等価的に抵抗が接続されたものとなるので、正常な画素
には交流的にしか電源が流れないが、障害の生じた画素
には直流も流れることを利用したものである。
等価的に抵抗が接続されたものとなるので、正常な画素
には交流的にしか電源が流れないが、障害の生じた画素
には直流も流れることを利用したものである。
第１図は本発明の一実施例を示す図で、１がＣＩＤ、２
がＣＩＤ駆動回路であり、シフトレジスタ３とインバー
タ１１ 〜Ｉｎを有する。各インバータは共通接続され
、抵抗ｒを介して電源■。、に接続される。
がＣＩＤ駆動回路であり、シフトレジスタ３とインバー
タ１１ 〜Ｉｎを有する。各インバータは共通接続され
、抵抗ｒを介して電源■。、に接続される。
又各インバータの出力は、ＣＩＤＩの各画素ＣＬ １〜
ＣＬＮにそれぞれ接続される。
ＣＬＮにそれぞれ接続される。
インバータと画素をより詳細に示したが第２図であり、
各インバータは０ＭＯ３で構成されシフトレジスタ３か
ら入力Ｖａｎ １〜Ｖ７すｎ を受ける。
各インバータは０ＭＯ３で構成されシフトレジスタ３か
ら入力Ｖａｎ １〜Ｖ７すｎ を受ける。
従って例えばインバータＩ、のＶｉｎを低レベルじＬ”
）を入れｐチャネルトランジスタＴｐをオン、ｎチャネ
ルトランジスタＴｎをオフとすると電源Ｖｌ）Ｉｌ＋か
ら抵抗ｒ、）ランジスタＴｐ１画素ＣＬＩの経路でパル
ス状の電流が流れる。
）を入れｐチャネルトランジスタＴｐをオン、ｎチャネ
ルトランジスタＴｎをオフとすると電源Ｖｌ）Ｉｌ＋か
ら抵抗ｒ、）ランジスタＴｐ１画素ＣＬＩの経路でパル
ス状の電流が流れる。
一方インバータ■３ の入力Ｖｒｎ３ を同様に“Ｉ７
”にすると、Ｖｐｏから画素ＣＬ３を通って電流が流れ
るが、この時には等価的に容量Ｃと抵抗ＲＬが並列に接
続されているので、ＲＬを通って直流的な電流が流れる
。
”にすると、Ｖｐｏから画素ＣＬ３を通って電流が流れ
るが、この時には等価的に容量Ｃと抵抗ＲＬが並列に接
続されているので、ＲＬを通って直流的な電流が流れる
。
従って第３図に示すように順次Ｖｉｎ１ 〜ｖｉす。
を“Ｌ゛にすると、抵抗ｒの両端の電圧Ｖｒは、＠素が
正常であればパルス状の波形のみが検出されるが、画素
ＣＬ ３のように障害があるとＶｒの３の位置に示すよ
うに直流分Ｖｄが現われるので、障害がどこに発生した
のかを知ることができる。
正常であればパルス状の波形のみが検出されるが、画素
ＣＬ ３のように障害があるとＶｒの３の位置に示すよ
うに直流分Ｖｄが現われるので、障害がどこに発生した
のかを知ることができる。
また抵抗ＲＬの値を電圧Ｖｄの値からめることもできる
。
。
（ｆｌ 発明の詳細
な説明したように、本発明によればＣＩＤ画素の障害発
生箇所を検出することができ、又さらには障害ラインの
抵抗値を知ることもできる。
生箇所を検出することができ、又さらには障害ラインの
抵抗値を知ることもできる。
第１図は本発明の一実施例を示す図、第２図は第１図の
実施例をさらに詳細に示した図、第３図は各部の波形を
示す図である。 １：ＣＩＤ、２：ＣＩＤ駆動回路、３；シフトレジスタ
、ｌ７−Ｉｎ：インバータ１ ｒ：抵抗。 ■ρρ：電源 り一−−−−−−−−−−−−」 第１ 図 第 ２ Σ
実施例をさらに詳細に示した図、第３図は各部の波形を
示す図である。 １：ＣＩＤ、２：ＣＩＤ駆動回路、３；シフトレジスタ
、ｌ７−Ｉｎ：インバータ１ ｒ：抵抗。 ■ρρ：電源 り一−−−−−−−−−−−−」 第１ 図 第 ２ Σ
Claims (1)
- シフトレジスタと、該シフトレジスタの複数出力をそれ
ぞれ受け、電荷注入装置を駆動する複数の相補ＭＯＳイ
ンバータと、該複数のインバータと電源との間に共通に
設けられた電流波形検知手段を有することを特徴とする
電荷注入装置の駆動回路６
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037802A JPS60182277A (ja) | 1984-02-29 | 1984-02-29 | 電荷注入装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037802A JPS60182277A (ja) | 1984-02-29 | 1984-02-29 | 電荷注入装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182277A true JPS60182277A (ja) | 1985-09-17 |
Family
ID=12507637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037802A Pending JPS60182277A (ja) | 1984-02-29 | 1984-02-29 | 電荷注入装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004020331B3 (de) * | 2004-04-26 | 2005-10-20 | Pilz Gmbh & Co Kg | Vorrichtung und Verfahren zum Aufnehmen eines Bildes |
-
1984
- 1984-02-29 JP JP59037802A patent/JPS60182277A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004020331B3 (de) * | 2004-04-26 | 2005-10-20 | Pilz Gmbh & Co Kg | Vorrichtung und Verfahren zum Aufnehmen eines Bildes |
| US7636117B2 (en) | 2004-04-26 | 2009-12-22 | Pilz Gmbh & Co. Kg | Image recording device and method |
| US7952632B2 (en) | 2004-04-26 | 2011-05-31 | Pilz Gmbh & Co. Kg | Image recording device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948682B2 (ja) | 表示装置の駆動回路 | |
| US12260792B2 (en) | Display panel, method for detecting and compensating display panel, and display device | |
| US5206553A (en) | Clamping circuit | |
| JPS60182277A (ja) | 電荷注入装置の駆動回路 | |
| JPH043661A (ja) | スポットキラー回路 | |
| US5065056A (en) | Clamping circuit | |
| CN109659921A (zh) | 过流保护系统、方法及显示装置 | |
| JPS6018774A (ja) | 相順検出装置 | |
| JP3153788B2 (ja) | 表示装置の駆動回路 | |
| JPH0213296A (ja) | ステッピングモータ用故障検出装置 | |
| JPS6381328A (ja) | 液晶表示装置駆動用電源回路 | |
| JPS604866A (ja) | ピ−クホ−ルド回路 | |
| JPH0112213Y2 (ja) | ||
| JPH0218494B2 (ja) | ||
| SU1113756A1 (ru) | Устройство дл контрол логических состо ний цифровых схем | |
| JP2643659B2 (ja) | 降圧回路 | |
| JPH0159550B2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JPS61198915A (ja) | 高電圧出力回路 | |
| JPS58212216A (ja) | パルス駆動におけるａ／ｄコンバ−タの入力クランプ装置 | |
| JPH0341842A (ja) | 伝送システム | |
| JPS631365A (ja) | 基準電圧発生回路 | |
| JPH08136893A (ja) | 液晶表示装置 | |
| JPS60212734A (ja) | 液晶表示装置用駆動回路 | |
| JPS63127661A (ja) | イメ−ジセンサ駆動回路 |