JPS60182736A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60182736A JPS60182736A JP59038005A JP3800584A JPS60182736A JP S60182736 A JPS60182736 A JP S60182736A JP 59038005 A JP59038005 A JP 59038005A JP 3800584 A JP3800584 A JP 3800584A JP S60182736 A JPS60182736 A JP S60182736A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- low resistance
- layer
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の製造方法に関するものであり、
特に低抵抗の埋め込み拡散層を壱する半導体装置の製造
方法に関するものである。
特に低抵抗の埋め込み拡散層を壱する半導体装置の製造
方法に関するものである。
従来、バイポーラＩＣは基板にトランジスタ・コレクタ
一部や絶縁分離部を拡散形成した彼、エピタキシャル成
長を行い、その後、素子間の幹線分離のための拡散、ベ
ース及びエミッタ部の拡散等を経て作製キれている。そ
して、このエピタキシャル成長前の拡散を通常埋め込み
拡散と呼称している。最近、集積回路素子の高性能化高
密度什により、トランジスタ・コレクタ一部の低抵抗化
が必要とされている。トランジスタ拳コレクタ一部の埋
込み拡散には、ＰＮＰ）、ランジスタであればボロンが
またＮＰＮトランジスタであれはアンチモンが、普通用
いられる。そしてコレクタ一部の低抵抗化のために、該
当する埋め込み拡かはかなりの高＃１度拡散か行なわれ
ており、アンチモンの代わりに固溶用の大きいヒ素首た
は、リンが時には使用きれることがある。
一部や絶縁分離部を拡散形成した彼、エピタキシャル成
長を行い、その後、素子間の幹線分離のための拡散、ベ
ース及びエミッタ部の拡散等を経て作製キれている。そ
して、このエピタキシャル成長前の拡散を通常埋め込み
拡散と呼称している。最近、集積回路素子の高性能化高
密度什により、トランジスタ・コレクタ一部の低抵抗化
が必要とされている。トランジスタ拳コレクタ一部の埋
込み拡散には、ＰＮＰ）、ランジスタであればボロンが
またＮＰＮトランジスタであれはアンチモンが、普通用
いられる。そしてコレクタ一部の低抵抗化のために、該
当する埋め込み拡かはかなりの高＃１度拡散か行なわれ
ており、アンチモンの代わりに固溶用の大きいヒ素首た
は、リンが時には使用きれることがある。
しかし、これらの不純物源を用いても埋め込み拡散層の
表面抵抗は通常品々１ｏΩ／口であり、それ以下に下り
るのは困難とされてきた。その理由としては、表面折抗
を下けるために長時間押し込みを行っても表ｉＩ１．−
里か低下すること、固溶ル限界せでの高さ用拡散におい
ては半導体基私の結晶恰を抄壊し、またその後のエピタ
キシャル成長においてオート・ドーピングにより半導体
左枳深さ方向の不純物プロファイルが不安定化すること
等が挙けられる。
表面抵抗は通常品々１ｏΩ／口であり、それ以下に下り
るのは困難とされてきた。その理由としては、表面折抗
を下けるために長時間押し込みを行っても表ｉＩ１．−
里か低下すること、固溶ル限界せでの高さ用拡散におい
ては半導体基私の結晶恰を抄壊し、またその後のエピタ
キシャル成長においてオート・ドーピングにより半導体
左枳深さ方向の不純物プロファイルが不安定化すること
等が挙けられる。
〔坑５明の目的〕
本発明の目的は、低抵抗の埋込領域を形Ｄνできる方法
を提供することにある。
を提供することにある。
本発明は二層エピタキシャル層を用いて埋込み領域の折
払を下げることを揚機とし、以下、図面より詳述する。
払を下げることを揚機とし、以下、図面より詳述する。
本発明１の一実＃例においては、まず比抵抗数Ωｃｍの
Ｐ避半導体基板１に、低抵抗が必シとされる部位の通常
の埋込拡散２を行う。図ではＮＰＮトランジスタ・コレ
クタ部にあたり、１２３０℃１５時間で層抵抗が１００
／口のヒ素拡散を夾施してＮ＋佃域２を形成する。。
Ｐ避半導体基板１に、低抵抗が必シとされる部位の通常
の埋込拡散２を行う。図ではＮＰＮトランジスタ・コレ
クタ部にあたり、１２３０℃１５時間で層抵抗が１００
／口のヒ素拡散を夾施してＮ＋佃域２を形成する。。
次に、半導体基板と同じＰ型で数Ωｃｍのエピタキシャ
ル層３を成長治屋１０５０℃で８１ｆ−４４の熱分解に
より５μｍ形成する。
ル層３を成長治屋１０５０℃で８１ｆ−４４の熱分解に
より５μｍ形成する。
次に、このエピタキシャルウェハー上に普通必狭とされ
る第二次の埋め込み拡散層を拡散する。
る第二次の埋め込み拡散層を拡散する。
領域４は、低抵抗化か必要とされる部位の第二次のＡｓ
拡散島であり、領域５はその他の卯め込み拡散Ｊｆ１４
セ：１えはアイソレーション間のボロン拡散領域である
、。
拡散島であり、領域５はその他の卯め込み拡散Ｊｆ１４
セ：１えはアイソレーション間のボロン拡散領域である
、。
次に、基枦とは逆の導電型のＮ型である第二次のエピタ
キシャル成長層６を形成し、徒の通常拡散プロセスを経
て、ｉｓ回路を完成する。
キシャル成長層６を形成し、徒の通常拡散プロセスを経
て、ｉｓ回路を完成する。
上記方法に依れば従来の通常の埋め込み拡散プロセス及
びエピタキシャルプロセスを用いることにより低抵抗坤
め込み部（領域２，４でなる）を有する集積回路を伯る
ことが可能となる。
びエピタキシャルプロセスを用いることにより低抵抗坤
め込み部（領域２，４でなる）を有する集積回路を伯る
ことが可能となる。
第一次エピタキシャル成長＃ｉｔ３の厚さは、卯二次埋
め込み拡散層４の滅度プロファイル形υ、により決定逼
れ、その表面濃度の１／１０以上のキャリヤ＃度？持つ
拡散深さに相幽するように決定される。
め込み拡散層４の滅度プロファイル形υ、により決定逼
れ、その表面濃度の１／１０以上のキャリヤ＃度？持つ
拡散深さに相幽するように決定される。
本発明は上記の通り、高濃度部が連結した二つの埋め込
み屑を形成することに特徴があり、埋め込み拡散不純物
の釉奔ｊ１拡散力法、エピタキシャル成長力法等による
ものでないととは言うまでもない。
み屑を形成することに特徴があり、埋め込み拡散不純物
の釉奔ｊ１拡散力法、エピタキシャル成長力法等による
ものでないととは言うまでもない。
まだ−次のエピタキシャル成長層３のドーパント、抵抗
率を半導体基板１と違えることにより、二次の埋め込み
拡散５の省略または多様性を、持たせ得ることは判記す
るり要があると思われる。
率を半導体基板１と違えることにより、二次の埋め込み
拡散５の省略または多様性を、持たせ得ることは判記す
るり要があると思われる。
図は本発明の一実施例を示す拡大断面図。
１・・・・・・半導体基板、２・・・・・・ｕ・１次の
坤め込み拡勘層、３・・・・・・第１次のエピタキシャ
ル成長層、４・・・・・・第二次の埋め込み拡散層、５
・・・・・・２と連結しない他の負゛、二次埋め込み拡
散層、６・・・・・・詰二次のエピタキシル成長層。
坤め込み拡勘層、３・・・・・・第１次のエピタキシャ
ル成長層、４・・・・・・第二次の埋め込み拡散層、５
・・・・・・２と連結しない他の負゛、二次埋め込み拡
散層、６・・・・・・詰二次のエピタキシル成長層。
Claims (1)
- 一導電型の半導体基板に他の導電型の第１半導体領域を
選択的に形成する工程と、前記半導体基板および第１半
導体領域土に前記−導電型の第１半導体層を成長する工
程と、前記第１半導体層に前記第１半導餌仰星と接する
前記仙の導電型の第２半導体仔域を形成する工程と、１
前第１半導体層および第２半導体領域上に前記他の導電
型の第２半渦体Ｎを成長する工程とを有することを特許
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038005A JPS60182736A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038005A JPS60182736A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182736A true JPS60182736A (ja) | 1985-09-18 |
Family
ID=12513454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038005A Pending JPS60182736A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182736A (ja) |
-
1984
- 1984-02-29 JP JP59038005A patent/JPS60182736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1048656A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| EP0188291B1 (en) | Bipolar semiconductor device and method of manufacturing the same | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4255209A (en) | Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JPH0145224B2 (ja) | ||
| JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
| US3953255A (en) | Fabrication of matched complementary transistors in integrated circuits | |
| US4404048A (en) | Semiconductor device manufacture | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| US3825450A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPH0715912B2 (ja) | 相補的垂直バイポーラトランジスタ及びその製造方法 | |
| EP0378164B1 (en) | Bipolar transistor and method of manufacturing the same | |
| JPS60182736A (ja) | 半導体装置の製造方法 | |
| JPS59124153A (ja) | 半導体集積回路装置 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| JPS59184523A (ja) | バイポーラトランジスタの製造方法 | |
| KR100296707B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPS59147458A (ja) | 外部ベ−スをもつバイポ−ラ型半導体装置の製造方法 | |
| JPS641933B2 (ja) | ||
| JPH0258781B2 (ja) |