JPS60185409A - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS60185409A JPS60185409A JP60006584A JP658485A JPS60185409A JP S60185409 A JPS60185409 A JP S60185409A JP 60006584 A JP60006584 A JP 60006584A JP 658485 A JP658485 A JP 658485A JP S60185409 A JPS60185409 A JP S60185409A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- voltage
- output
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000006085 Schmidt reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源電圧オン、オフ時に動作するミューティ
ング回路に関し、特にミコーディング出力を得るための
回路に関する。
ング回路に関し、特にミコーディング出力を得るための
回路に関する。
従来、ステレオ増幅器等の音声信号増幅器において電源
オ′ン、オフ時に発生ずる過渡音を防止するためのミコ
ーティング回路には電源スィッチとは別個のスイッチを
設置プたものや第１図の回路に示す全電子回路等が用い
られていた。すなわち、第１図においてＣ１はミューテ
ィング時定数用コンデンサ、Ｃ２は積分コンデンサであ
る。［・ランスＴに電源が投入されると１〜ランスＴの
二次側にはダイオードＤにより負の直流電圧が発生し、
抵抗Ｒ３、Ｒ４を介して１ヘランジスタＱ１のベースは
充分低い電位に保たれ、１〜ランジスタＱ１はオフとな
り、前記ミコーティング時定数用コンデンサＣ１が充電
され■点電位は抵抗Ｒ１とより決まる時定数により立」
二る。ミューティング出力は０点より検出し、所定の電
圧に立上った時に回路を動作させる。又、電源オフ時に
は負の直流電圧はなくなり、積分コンデンサＣ２は抵抗
Ｒ２、Ｒ３、Ｒ４を介して放電される。この放電電流に
よりトランジスタＱ１はオンになり時定数用コンデンサ
Ｃ１は直ちに放電され過渡音を防止できる。
オ′ン、オフ時に発生ずる過渡音を防止するためのミコ
ーティング回路には電源スィッチとは別個のスイッチを
設置プたものや第１図の回路に示す全電子回路等が用い
られていた。すなわち、第１図においてＣ１はミューテ
ィング時定数用コンデンサ、Ｃ２は積分コンデンサであ
る。［・ランスＴに電源が投入されると１〜ランスＴの
二次側にはダイオードＤにより負の直流電圧が発生し、
抵抗Ｒ３、Ｒ４を介して１ヘランジスタＱ１のベースは
充分低い電位に保たれ、１〜ランジスタＱ１はオフとな
り、前記ミコーティング時定数用コンデンサＣ１が充電
され■点電位は抵抗Ｒ１とより決まる時定数により立」
二る。ミューティング出力は０点より検出し、所定の電
圧に立上った時に回路を動作させる。又、電源オフ時に
は負の直流電圧はなくなり、積分コンデンサＣ２は抵抗
Ｒ２、Ｒ３、Ｒ４を介して放電される。この放電電流に
よりトランジスタＱ１はオンになり時定数用コンデンサ
Ｃ１は直ちに放電され過渡音を防止できる。
しかし、第１図回路においては全て電子回路であるため
、信頼性はあるが時定数用及び積分用に各々１個のコン
デンサを必要とし、時定数用コンデン膏すには電源オン
から回路が動作するまで数秒を必要とするため人容■の
ものが必要であり、又電源オフ時の作動時間も十分短か
いとはいえなかった。又、別個にスイッチを設りたもの
はコンデンサを２個必要とするのは無論のこと、該スイ
ッチの容量、耐久性、取付位置の選定等種々の問題がイ
Ｌじていた。
、信頼性はあるが時定数用及び積分用に各々１個のコン
デンサを必要とし、時定数用コンデン膏すには電源オン
から回路が動作するまで数秒を必要とするため人容■の
ものが必要であり、又電源オフ時の作動時間も十分短か
いとはいえなかった。又、別個にスイッチを設りたもの
はコンデンサを２個必要とするのは無論のこと、該スイ
ッチの容量、耐久性、取付位置の選定等種々の問題がイ
Ｌじていた。
本発明は」ニ述の問題点を解消したものであり、以下実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
第２図は本発明の動作原理を示す図であり、第２図にお
いて１はコンデンサＣを充電する定電流源、３は０点に
加えられた電源電圧のＬロレベルを検知し電源周波数と
比較し充分短かい期間パルスを発生させるパルス発生回
路、２は該パルス発生回路３からの信号により動作する
ゲート回路であり、一端が抵抗Ｒを介して０点に、他端
が接地点に接続されている。
いて１はコンデンサＣを充電する定電流源、３は０点に
加えられた電源電圧のＬロレベルを検知し電源周波数と
比較し充分短かい期間パルスを発生させるパルス発生回
路、２は該パルス発生回路３からの信号により動作する
ゲート回路であり、一端が抵抗Ｒを介して０点に、他端
が接地点に接続されている。
電源がオンとなり、０点に第３図（イ）の電源電圧が加
えられた時、パルス発生回路３から−っ目のパルスが出
力され、グー１〜回路２はオンとなる。その後はパルス
発生回路３により０点出力電圧は第３図（ロ）のように
電源周波数の２倍の周波数でパルスが発生ずる。
えられた時、パルス発生回路３から−っ目のパルスが出
力され、グー１〜回路２はオンとなる。その後はパルス
発生回路３により０点出力電圧は第３図（ロ）のように
電源周波数の２倍の周波数でパルスが発生ずる。
一方へ点電位は定電流源１により直流電圧＋ＶＣＣまで
ｌ１ｆｎｆｆ線的に立上るが、前記ゲート回路２により
電源電圧ＯＶ時に抵抗Ｒを介して極めて短時間に放電が
行なわれるため第３図（ハ）のようになる。ここでミコ
ーティングレベルは０点より検出され、動作時間ｔ１に
より決定される電圧Ｖ１以上になると所定の回路が動作
するように設定されている。（ｔｉは上）ホのように通
常数秒である）電源が第３図１３時にオフになった場合
、パルス３− 発生回路３はその後も所定時間電源が供給されているの
で、動作状態を維持しており、電源のゼロボルトを検出
して信号を出力している。この期間中はグー１〜回路２
がオン状態となっており、コンデンリーＣの電荷は抵抗
「くを通して急速に放電される。
ｌ１ｆｎｆｆ線的に立上るが、前記ゲート回路２により
電源電圧ＯＶ時に抵抗Ｒを介して極めて短時間に放電が
行なわれるため第３図（ハ）のようになる。ここでミコ
ーティングレベルは０点より検出され、動作時間ｔ１に
より決定される電圧Ｖ１以上になると所定の回路が動作
するように設定されている。（ｔｉは上）ホのように通
常数秒である）電源が第３図１３時にオフになった場合
、パルス３− 発生回路３はその後も所定時間電源が供給されているの
で、動作状態を維持しており、電源のゼロボルトを検出
して信号を出力している。この期間中はグー１〜回路２
がオン状態となっており、コンデンリーＣの電荷は抵抗
「くを通して急速に放電される。
第４図は本発明の実施例であり、第２図と同一部分は同
一符号を記しである。１ａ、１ｂは各々コンデンサＣを
充電するための定電流源、４は信号発生回路で■熱電位
を検出し、所定レベルにて信号を発生するレベル検出回
路５及び該レベル検出回路５の出力により１〜リガされ
信号を発生するシュミット回路６より成っている。又、
２ａ、２１）は各々前記レベル検出回路５及びシュミッ
ト回路６の出力信じにより動作づ−るゲート回路である
。
一符号を記しである。１ａ、１ｂは各々コンデンサＣを
充電するための定電流源、４は信号発生回路で■熱電位
を検出し、所定レベルにて信号を発生するレベル検出回
路５及び該レベル検出回路５の出力により１〜リガされ
信号を発生するシュミット回路６より成っている。又、
２ａ、２１）は各々前記レベル検出回路５及びシュミッ
ト回路６の出力信じにより動作づ−るゲート回路である
。
電源オン時には定電流源１ａによりコンデンサＣを充電
させ、レベル検出回路５にて■熱電位を検出し、ミコー
ティング時間ｔ１により決定される電圧Ｖ１になった時
、レベル検出回路５及びシュミツ１〜回路６より出力信
号が発生し、ゲート回路２−４ ＝ ａ、２ｂを略同時に動作させる。従ってゲート回路２に
より、コンデンサＣは定電流源１ａの他に定電流源１ｂ
からも充電が行われ、更に大きい傾斜により立上る。ま
た、グー１〜回路２ｂが動作することにＪ：リパルス発
ＹＶ回路３の出力〔第５図（ロ）〕はゲート回路２に入
ツノされることになり、上述のように電源電圧ＯＶ時に
放電を行いながら直流電圧＋ＶＣＣまで立上る〔第５図
（ハ）〕。電源オフ時にはレベル検出回路５の出力はミ
ューティングレベル電圧Ｖ１以下になった場合発生され
、ゲート回路２ａが開放されるので定電流源１ｂからの
電流は流れなくなるが、シュミット回路６はレベル検出
回路５の出力がある設定レベルに低下するまでヒステリ
ス特性により出力が発生ずるため、ゲート回路２ｂはミ
ューティングレベル電圧ｖ１以下になっても動作し、従
ってパルス発生回路３の信号はグー１〜回路２に入力さ
れ上）ホのにうにコンデンサＣの放電が行われる。尚第
４図において、シュミット回路６の代わりにフリップフ
ロップで置き換えても同様な動作をする。
させ、レベル検出回路５にて■熱電位を検出し、ミコー
ティング時間ｔ１により決定される電圧Ｖ１になった時
、レベル検出回路５及びシュミツ１〜回路６より出力信
号が発生し、ゲート回路２−４ ＝ ａ、２ｂを略同時に動作させる。従ってゲート回路２に
より、コンデンサＣは定電流源１ａの他に定電流源１ｂ
からも充電が行われ、更に大きい傾斜により立上る。ま
た、グー１〜回路２ｂが動作することにＪ：リパルス発
ＹＶ回路３の出力〔第５図（ロ）〕はゲート回路２に入
ツノされることになり、上述のように電源電圧ＯＶ時に
放電を行いながら直流電圧＋ＶＣＣまで立上る〔第５図
（ハ）〕。電源オフ時にはレベル検出回路５の出力はミ
ューティングレベル電圧Ｖ１以下になった場合発生され
、ゲート回路２ａが開放されるので定電流源１ｂからの
電流は流れなくなるが、シュミット回路６はレベル検出
回路５の出力がある設定レベルに低下するまでヒステリ
ス特性により出力が発生ずるため、ゲート回路２ｂはミ
ューティングレベル電圧ｖ１以下になっても動作し、従
ってパルス発生回路３の信号はグー１〜回路２に入力さ
れ上）ホのにうにコンデンサＣの放電が行われる。尚第
４図において、シュミット回路６の代わりにフリップフ
ロップで置き換えても同様な動作をする。
以−トの如く本発明によれば、スイッチ等機械的手段は
使用しない純電子式であるため信頼性が向−にされるば
かりでなく、電源オン時の定数回路用コンデンサ及び電
源２７時の積分回路用コンデンサ１つで共有できるので
コスト的に安価になり、該コンデンサ以外は全てＩＣに
組込むことができ装量の小形化も容易どなる。又、該コ
ンデンサは積分回路用どしては小容量であることが望ま
しく、時定数用どして考えた場合でも立上りの傾斜は定
電流源の電流値を可変することにより変えられるので、
従来と比べ大容量コンデンサを使用しなくてもよい。更
に、前記パルス発生回路のパルス幅を電源周波数と比べ
十分狭くできない時、充電時の立上り電圧が放電時の立
下り電圧より小さくなりコンデンサ充電電圧が立上らな
い場合があるが、本発明によればミューティング電圧ま
では信号発生回路４及びゲート回路２１）によりパルス
はグー１〜回路２に入力されないため、上）ボのような
不都合は解消される。
使用しない純電子式であるため信頼性が向−にされるば
かりでなく、電源オン時の定数回路用コンデンサ及び電
源２７時の積分回路用コンデンサ１つで共有できるので
コスト的に安価になり、該コンデンサ以外は全てＩＣに
組込むことができ装量の小形化も容易どなる。又、該コ
ンデンサは積分回路用どしては小容量であることが望ま
しく、時定数用どして考えた場合でも立上りの傾斜は定
電流源の電流値を可変することにより変えられるので、
従来と比べ大容量コンデンサを使用しなくてもよい。更
に、前記パルス発生回路のパルス幅を電源周波数と比べ
十分狭くできない時、充電時の立上り電圧が放電時の立
下り電圧より小さくなりコンデンサ充電電圧が立上らな
い場合があるが、本発明によればミューティング電圧ま
では信号発生回路４及びゲート回路２１）によりパルス
はグー１〜回路２に入力されないため、上）ボのような
不都合は解消される。
第１図は従来のミコーディング回路、第２図は本発明の
動作原理を示す回路、第３図は第２図の動作波形、第４
図は本発明の実施例、第５図は第４図の動作波形である
。 １．１ａ、１ｂ・・・・・・定電流源 ２．２ａ 、２ｂ・・・・・・グー１−回路３・・・・
・・パルス発生回路 ４・・・・・・信号発生回路５・
・・・・・レベル検出回路 ６・・・・・・シュミツ１
ル回路特許出願人 パイオニア株式会社 ７− 十Ｖｃｃ ８− 第３囮
動作原理を示す回路、第３図は第２図の動作波形、第４
図は本発明の実施例、第５図は第４図の動作波形である
。 １．１ａ、１ｂ・・・・・・定電流源 ２．２ａ 、２ｂ・・・・・・グー１−回路３・・・・
・・パルス発生回路 ４・・・・・・信号発生回路５・
・・・・・レベル検出回路 ６・・・・・・シュミツ１
ル回路特許出願人 パイオニア株式会社 ７− 十Ｖｃｃ ８− 第３囮
Claims (2)
- （１）コンデンザ充電電圧により動作する電源ミューテ
ィング回路においで、該コンデン→ノーを充電する第１
及び第２の電流諒と、交流電源電圧のゼロレベルにてパ
ルスを発生ずるパルス発生回路と、前記コンデンサの充
電電圧を検出し、所定の電位にて出ノ〕を発生する信号
発生回路と、該信号発生回路出力により前記パルス発生
回路の信号伝達を制御する第１のゲート回路と、該第１
のグー１〜回路の出力信号によりオンされ前記コンデン
サの充電電荷の放電を制御する第２のゲート回路と、前
記信号発生回路出力により前記第２の定電流源のコンア
ン４ノへの送出を制御する第３のグー１−回路とを右す
るミューティング回路。 - （２）前記信号発生回路はレベル送出回路と、シコミッ
１へ回路より構成されることを特徴とする特許請求の範
囲第１項記載のミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006584A JPS60185409A (ja) | 1985-01-17 | 1985-01-17 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006584A JPS60185409A (ja) | 1985-01-17 | 1985-01-17 | ミユ−テイング回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52034098A Division JPS6040209B2 (ja) | 1977-03-28 | 1977-03-28 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185409A true JPS60185409A (ja) | 1985-09-20 |
| JPS617B2 JPS617B2 (ja) | 1986-01-06 |
Family
ID=11642372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006584A Granted JPS60185409A (ja) | 1985-01-17 | 1985-01-17 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185409A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11230503B2 (en) * | 2017-06-27 | 2022-01-25 | General Electric Company | Resin for production of porous ceramic stereolithography and methods of its use |
-
1985
- 1985-01-17 JP JP60006584A patent/JPS60185409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617B2 (ja) | 1986-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0828297B1 (en) | Photosensor circuit | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| ES2127599T3 (es) | Circuito de condensadores conmutados mos monolitico con oscilador integrado. | |
| US5454463A (en) | Electric starting sensor for battery-operated coin acceptors | |
| US4748398A (en) | Circuit for controlling a series switching element in a clocked power supply | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| US6147675A (en) | Input device for transmitting an input signal to a computer game port | |
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| KR880002867Y1 (ko) | 집적회로 내의 단안정 멀티 바이브레이터 회로 | |
| JPS6040209B2 (ja) | ミユ−テイング回路 | |
| JPS6122345Y2 (ja) | ||
| JP3049953B2 (ja) | 電源投入制御装置 | |
| JPS592407B2 (ja) | ムアンテイマルチバイブレ−タ | |
| JPS5922418A (ja) | ミユ−テイング回路 | |
| JP2631519B2 (ja) | 電位保持回路 | |
| JPS6243367B2 (ja) | ||
| KR930004905Y1 (ko) | 마이크로 컴퓨터용 부저 제어회로 | |
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| JPH11338558A (ja) | 定電圧出力装置 | |
| JPS597263B2 (ja) | 遠隔制御装置 | |
| JPH06112792A (ja) | リセット回路 | |
| JPS6314559B2 (ja) | ||
| JPH0794942A (ja) | 基準クロック信号生成回路 | |
| JPH0358614A (ja) | 半導体装置 |