JPS6018547B2

JPS6018547B2 - 静電記録針の電源スイツチ回路

Info

Publication number: JPS6018547B2
Application number: JP52055003A
Authority: JP
Inventors: 義讃佐竹
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1977-05-13
Filing date: 1977-05-13
Publication date: 1985-05-10
Also published as: JPS53140031A

Description

【発明の詳細な説明】本発明は静電記録針より記録紙に選択的に噂氏を与えて
記録をなす静電記録装置に関し、特にｔ静電記録針の電
源スイッチ回路に関する。

従来のこの種の記録装置においては、たとえば１７２８
本の記録針を３７個の分割電極（背面電極）に対向させ
て、記録針をグループ化して各グループの記録針をバス
ラィンに共通に後続し、分割電極を時分割で走査して、
たとえば十３００Ｖの電圧を印加し、これに同期してバ
スラィンに選択的に、たとえば一３００Ｖの電圧を印加
することにより、各記録針と分割電極の間に選択的に記
録電圧（６００Ｖ）を印加している。

静電記録針は、バスラィンに接続され、同一時点に付勢
され得るバスラィンを１グループとして、通常は２グル
ープのバスラィンに分けられ、それらの各グループが時
分割で交互に選択され、その選択されたグループの各バ
スラィンに選択的に静電記録電圧、たとえば一３００Ｖ
、が印加される。

このように、バスラインを２個以上のグループとして、
それらのグループを選択的に付勢する０場合、各グルー
プのバスラィンには、グループ別にそれぞれ共通電源ラ
インから給電するようにして、グループ選択に同期して
各グループのバスラインに給電する共通電源ラインをオ
ン・オフして、無駄な電力供給を遮断するのが好ましい
。こ夕のオン・オフのために電源スイッチ回路が必要で
ある。第１図に、静電記録針の付勢回路の一例を示す。

第１図において、１および２は静電記録針、３はバスラ
イン、ＳＷ１，ＳＷ２，・・・は各バ０スラィンの選択
付敷をする高圧スイッチ回路、ＳＷＡ，ＳＷＢは電源ス
イッチ回路である。静電記録針１に接続したＡグループ
のバスラィンＡと静電記録針２に接続したＢグループの
バスラィンＢが別個に設置され、時分割でそれらのＡ，
Ｂグル５ープのバスラィンＡ，Ｂに記録電圧が印加され
る。記録電圧は、たとえば分割電極に十３００Ｖを、記
録針１，２に−３００Ｖを印加して、それらの差６００
Ｖ程度とされる。静電記録針１，２に選択的に一３００
Ｖの電圧を印加するために、従来は、第１図に示すよう
な、ＰＮＰトランジスタを用いた高圧スイッチ回路ＳＷ
１，ＳＷ２，・・・が用いられている。

これらの高圧スイッチ回路の数は、バスラィン３の数に
相当する。ＰＮＰトランジスタを用いるため、バスライ
ン３に−３００Ｖを印加するときにはそのトランジスタ
をオフとし、印加しないときにはオン（バスラインをア
ース）するようになっている。したがって、記録電圧が
必要なときよりも、記録電圧を必要としない消勢時点に
トランジスタに最も大きな電流が流れて、無駄な電力消
費および発熱をもたらす。したがって第１図に示す付勢
回路では、各グループＡ，Ｂに対してそれぞれ１つの電
源スイッチ回路ＳＷＡ，ＳＷＢに付設して、各グループ
のバスラィンＡ，Ｂの高圧スイッチ回路ＳＷ１，ＳＷ２
，・・・にはそのグループに対して設けた電源スイッチ
回路ＳＷＡ，ＳＷＢより、たとえば一３００Ｖを与える
ようにし、グループのバスラィンが付勢されない時点に
は電源スイッチ回路ＳＷＡ，ＳＷＢによりそのグル−プ
についての高圧源を遮断する構成とされている。これに
より、各高圧スイッチ回路ＳＷ１，ＳＷ２，・・・のト
ランジスタが導通とされていても（遮断すると誤った記
録となる）、それらの回路への電源が遮断されているた
め高圧スイッチ回路ＳＷ１，ＳＷ２，・・・で無駄な電
力消費がなくなる。第１図において、ＳＷＡおよびＳＷ
ＢはそれぞれＡグループのバスラインＡとＢグループの
バスラインＢに与える電圧をオン・オフ制御する電源ス
イッチ回路、Ｔｒｌ，およびＴｒ２はそれらに印加する
オン・オフ制御信号を反転増幅するトランジスタ、ＬＡ
およびＬＢはそれぞれＡグループおよびＢグループのバ
スラィンに静電記録亀圧を与える共通電源ラインである
。

第１図において、トランジスタＴｒｌのベースに負極性
パルス（グループ選択信号Ａ）が印加されると、その間
だけトランジスタＴｒｌが導通し、電源スイッチ回路Ｓ
ＷＡのトランジスタＱ，が導通になる。これにより共通
電源ラインＬＡに−３００Ｖの電圧が印加される。した
がって、この期間にＡグループの各バスラインの付勢信
号ａ，，ａ２，・・・があると、高圧スイッチ回路ＳＷ
Ｉ．ＳＷ２，・・・のトランジスタが非導通とされて各
バスラィンに−３００Ｙの電圧が現われる。付勢信号ａ
，，ａ２，・・・が無いと高圧スイッチ回路ＳＷ１，Ｓ
Ｗ２，・・・のトランジス外ま導通とされており、その
直列抵抗により電力損失があるが、グループＡの付勢期
間外には選択付勢信号Ａがたとえば十５Ｖのオフ付勢電
圧であるため、トランジスタＴｒｌがオフ、したがって
トランジスタＱ，がオフであって、共通電源ラインＬＡ
に−３００Ｖが印加されず、高圧スイッチ回路ＳＷ１，
ＳＷ２，・−・のトランジスタの導通による電力損失が
ない。８グループの電源スイッチ回路も全く同様に動作
する。

Ａ，Ｂグループの高圧スイッチ回路ＳＷ１，ＳＷ２，・
・・および各グループＡ，Ｂにそれぞれ１個付設された
電源スイッチ回路ＳＷＡ，ＳＷＢは、一３００Ｖ‘こ対
して十分に絶縁耐性が必要であり、比較的にコスト高で
あって、その数が少ないのが望ましい。これは装置を小
型化、高信頼性とするにおいても必要である。第２図に
、高圧スイッチ回路ＳＷ１，ＳＷ２．・・・の個数を半
減した付勢回路例を示す。

第１図に示すように２組の静電記録針１，２があって、
それらを同時に付勢することが無い場合、上記のように
電源スイッチ回路ＳＷＡ，ＳＷＢの付設により無駄な電
力消費とそれによる発熱を低減することができると共に
、高圧スイッチ回路ＳＷ１，ＳＷ２，・・・をＡグルー
プとＢグループで共用してそれらにＡグループの信号ａ
，，ａ２，・・・とＢグループの信号Ｌ，ｂ２．・・・
を印加し、高圧スイッチ回路ＳＷ１，ＳＷ２，・・・の
出力をアンドゲートＡＮＤ１，ＡＮＤ２，…を用いてＡ
グループのバスラインＡとＢグループのバスラインＢに
分配することができる。

第２図に示す例は、電源スイッチ回路ＳＷＡ，ＳＷＢを
用いてこれを行なうようにしたものである。第２図にお
いて、ＯＲ１，ＯＲ２，・・・はＡグループとＢグルー
プの信号ａ，，ａ２，・・・．ｂ，Ｑ，・・・を共に１
つの高圧スイッチ回路ＳＷ１，ＳＷ２に印加するオアゲ
ートである。

アンドゲートＡＮＤ１，ＡＮＤ２，・・・は第２図に示
すように、抵抗とダイオードで構成されるため、容易に
耐圧特性を得ることができ、しかもきわめて安価である
。アンドゲートＡＮＤ１，ＡＮＤ２，・・・の奇数番号
のものはＡグループのバスラィンに、偶数番号のものは
Ｂグループのバスラィンに接続されており、これらの選
択付努は亀源スイッチ回路ＳＷＡ，ＳＷＢの出力で行な
われ、それらの出力制御（一３００Ｖの出力制御）は高
圧スイッチ回路ＳＷ１，ＳＷ２．・・・のトランジスタ
のオン・オフで行なわれる。また、第２図において、４
および５はそれぞれ静電記録針１および２に与える記録
情報（白：０，黒：１）をシリアル信号で受けてパラレ
ル出Ｊ力するシフトレジスタ、６および７はグループ選
択信号ＡおよびＢを出力するアンドゲート、８および９
はグループ選択信号ＡおよびＢを作成するためのフリツ
ブフロツブである。

これらのシフトレジスタ４，５、アンドゲート６，７、
およびフＺリップフ。ツプ８，９には、第３図に示すタ
ィミグで、クロツクＡ，Ｂ、データ直列入力Ａ，８およ
び並列出力命令Ａ，Ｂが与えられる。これにおいて添字
Ａは静電記録針１の記録制御に関するものであり、添字
Ｂは静電記録針２の記録制御に関するものである。フリ
ツプフロップ８は、データＡ直列入力でセットされ、並
列出力命令Ｂでリセットされる。

したがって、データＡ直列入力が低レベル（０：白）の
ときにはフリツプフロツブ８がリセットのままであるの
で、たとえ並列出力命令Ａが至り釆してシフトレジスタ
４が並列出力（ａ，，ａ２，・・・：この場合すべて０
）を生じても、アンドゲート６には出力を生ぜず、グル
ープ選択信号Ａは０レベルであってトランジスタＴｒｌ
は非導通のままとなる。

したがってこの例では、仮に静電記録針１を付勢する時
点であっても、Ａグループのバスラィンを付勢すべき信
号のないときには共通電源ラインＬＡに‐３０肌が現わ
れない。それ故、付勢信号がなく高圧スイッチ回路ＳＷ
１・ＳＷ２，・・・のトランジスタが導通のままでもそ
れによって無駄に電力を消費することがない。データＡ
直列入力に高レベル（１：黒）があるときには、フリツ
プフロツプ８がセットされＱ出力が１となる。したがっ
て並列出力命令Ａが到来するときシフトレジスタ４から
は「１」レベルの出力信号ａ，，ａ２，・・・が出力さ
れると共に、アンドゲート６の出力が「１」となり、ト
ランジスタＴｒｌが導通し、電源スイッチ回路ＳＷＡが
導通となり、共通電源ラインＬＡに−３００Ｙが現われ
、高圧スイッチ回路ＳＷ１，ＳＷ２，・・・のトランジ
スタが非導通となりＡグループのバスラィンに一３００
Ｖの電圧が現われ、静電記録針に印加される。第３図に
示すようにシフトレジスタ４にデータＡ直列入力を導入
しているときにシフトレジスタ５はデータＢ直列入力の
並列読出しであり、次の時点ではその逆になってこれを
繰り返す。

したがって静電記録針２に関するＢグループのバスラィ
ンの電圧制御も上記と同様な態様となる。

なお、第２図においてナンドゲートＮＡＮＤ１，ＮＡＮ
Ｄ２，・・・に印加される信号は、静電記録針１．２に
対向して配置された複数個の分割電極の付勢タイミング
信号である。

以上に一例を示した電源スイッチ回路ＳＷＡ，ＳＷＢに
おいては、共通電源ラインＬＡ，ＬＢに実際には４＄本
前後の、アンドゲート（ＡＮＤ１，ＡＮＤ２，・・・）
の抵抗が接続され、負荷電流の変動が著しく大きい。

なぜならば、記録情報によって制御される高圧スイッチ
回路ＳＷ１，ＳＷ２，・・・４８個が全白ならばすべて
オン（導通）で、共通電源ラインＬＡ，ＬＢに流れる電
流が最大（全負荷）になり、ＳＷ１，ＳＷ２，・・・の
各々の一個当りの電流を３仏Ａとすれば、約３×４８＝
１５０ｍＡにもなる。一方、全黒の場合には、４乳固の
高圧スイッチ回路ＳＷ１，ＳＷ２，・・・がすべてオフ
（非導通）であり、この場合には共通電源ラインＬＡ，
ＬＢの負荷電流は○ｍＡ（負荷なし）となる。

実際の書画情報では、これらの両極端を含めて４錠段階
の電流変化がある。但し、全白の時は、電源スイッチ回
路ＳＷＡ又はＳＷＢが非導通になることを考えに入れる
と、４７段階である。一般にトランジスタのストレージ
タィム（蓄積時間：パルス動作するときに評価する特性
値であり、入力パルスが切れてから出力電圧が１０％降
下するに要する時間で表現される）は、コレクタに流れ
る電流によって大きく変化し、電流が大きい程小さくな
る。

つまり、トランジスタのベース駆動電流を一定とすれば
、最大に流せるコレクタ電流はそのｈＦＥ倍となり、こ
の時ストレージタィムは最も短いが、コレクタ電流が小
さい場合は、その余剰分がトランジスタのストレージタ
ィムの増長という形で現われる。このように、コレク夕
母流によってスイッチングトランジスタＱ，のストレー
ジタィムが異なるので、第１図、第２図に示す電源スイ
ッチ回路ＳＷＡ，ＳＷＢにおいては、高圧スイッチ回路
ＳＷ１，ＳＷ２．・・・の導通個数により出力電圧の立
上りが異なることになり、高速で安定した記録付勢を行
なうことができない。電源スイッチ回髭ＳＷＡ，ＳＷＢ
を第４図に示すように構成した場合でも、第５図に示す
ように「制御入力信号Ａの終端（Ａの立下り）で噂源ス
イッチ回路ＳＷＡの今まで導適していたトランジスタＱ
，のベース供給電流が途だえても、蓄積時間の期間Ｑ，
は継続して導通を続けるため制御信号Ａにただちには追
従できない。

また、制御入力信号Ａに対して共通電源ラインＬＡの出
力電圧ＬＡの立上りはＱ，が駆動されていたときの負荷
電流によって異なる。第４図に示す回路は、本質的に飽
和形の回路であるが、例えベーカークランブ回路を用い
た場合でも、立上りおよび立下り時間が無視できない値
になり、また発熱等の問題も別個に発生する。本発明は
、駆動されていたときの負荷電流による駆動終了時の出
力電圧の立上り変動を低減し、常に立上りを遠くするこ
とを目的とする。

前述のようにスイッチングトランジスタＱ，のストレー
ジタィムは、そのベースの過剰駆動電流によって増大す
るが、それを最小に押えるためには、トランジスタＱ，
のベースの騒動電流供給終了時点に、ある特定の短い時
間のみコレク夕を全負荷にして、ベースの過剰駆動状態
を発生しないようにすればよく、更に、この全負荷の状
態はベース駆動電流が無くなってからにすれば更に効果
がある。

具体的には、すでに設置されている高圧スイッチ回路Ｓ
Ｗ１，ＳＷ２．・・・を本来の情報によってオン・オフ
制御する他に、電源スイッチ回路ＳＷＡ，ＳＷＢの切換
えサイクルタイムの最初の短い期間のみに全てオン（全
白）とすることによりそれを達成できる。このタイミン
グを第６図に示す。第６図において、２方向斜線で示す
ち，，ら２，・・・の期間がスイッチＳＷ１，ＳＷ２，
・・・を同時にオン付勢する期間であり、このようにス
イッチＳＷ１，ＳＷ２，・・・を同時に全てをオンにす
ると、例えばｔ，２，ｔ，４で、ＳＷＡの制御入力が終
了しスイッチングトランジスタＱ，の駆動電流供給終了
直後にＳＷＡのトランジスタＱ，のコレクタが全負荷と
なって立上りが速くなり、ｔ，．，ｔ，３では、ＳＷＢ
のスイッチングトランジスタＱ，の駆動電流供給終了直
後にＳＷＢのトランジスタＱ，のコレクタが全員荷とな
って立上りが速くなる。このように、スイッチングトラ
ンジスタＱ，をその遮断信号直後にコレクタ全負荷にす
ることにより、電源スイッチ回路ＳＷＡ，ＳＷＢの立上
りが遠くなる。また、スイッチングトランジスタＱ，の
ベース、ェミッタ間に接続する抵抗ＲＢＢを４・さくし
てストレージタイムの短縮を行ない得るが、これは前段
からベースに供給される電流を分流することになるので
、電流の利用率が悪化する。

したがって、第７図に示す実施例のように、スイッチン
グトランジスタＱ，の前段に更にトランジスタＱを直結
してあるし、は更に低抵抗器を介して、トランジスタＱ
，のベース、エミツ夕間を接続するのがよい。

トランジスタＱがオフのときに抵抗器ＲＢ８に流れる電
流は、ＲＢ８が比較的に大きいため大部分スイッチング
トランジスタＱ，のベースに流れ込み、電流の利用率が
非常によい。スイッチングトランジスタＱ．がオンにな
った時にそのベースに蓄積された電荷は、トランジスタ
Ｑ３がオンになることにより極めて抵抗値が低い短絡回
路で放出される。また、スイッチングトランジスタＱ．
のェミツタ、電源間に第７図に示すようにダイオード○
を接続することにより、そのダイオードＤの電圧降下に
より逆バイアスとなり、更にスイッチングトランジスタ
Ｑ，の出力の立上りが速くなる。このようにこの例では
、スイッチオン直後にコレクタ電流の立上りが大きく、
オン直後のコレクタ負荷が大きくなる。本発明の一実施
例を示す第７図において、１０および１１はそれぞれ並
列出力命令ＡおよびＢの立下りでトリガされてｔ，．，
ｔ，２，・・・の期間だけパルスを生ずるモノマルチバ
ィプレー夕であり、これらの出力パルスはノアゲート１
２を通してアンドゲート１３，１４，６および７に印加
される。これにより第６図に示す高圧スイッチ回路ＳＷ
Ｉ．ＳＷ２，・・・の同時付勢（２方向斜線）と電源ス
イッチ回路ＳＷＡ〜ＳＷＢの遮断指示が行なわれる。以
上に説明した、スイッチングトランジスタＱ，の一時全
負荷付勢により、スイッチングトランジスタＱ，のスト
レージタィムが常に一定で極めて短くなり、しかも出力
電圧の立上りが速くなる。

本発明の好ましい実施例ではそれに加えて更にトランジ
スタＱ３直結によるＱ，のベース軍備放電およびェミッ
タへのダイオードＤの接続、の組合せでスイッチングト
ランジスタＱ，のストレージタイムを常に一定にかつ極
めて短くし、出力電圧の立上りを遠くしている。以上の
ように本発明によれば、スイッチングトランジスタＱ，
の駆動時の負荷電流の変動にもかかわらず、駆動終了後
のストレージタィムが一定で極めて短くなり、しかも出
力電圧の立上りが速くなるので、静電記録針の付勢制御
サイクルを速くして好ましい静電記録制御を行ない得る
。

【図面の簡単な説明】

第１図および第２図は、それぞれ電源スイッチ回路を用
いた静電記録付勢装置を示す回路図、第３図は第２図に
示す付勢装置の制御信号を示すタイムチャート、第４図
は電源スイッチ回路の一例構成を示す回路図、第５図は
その出力波形を示すタイムチャートである。第６図は本発明の動作を説明するためのタイムチャート
、第７図は本発明の一実施例を示す回路図である。なお
、図中の同一符号は同一又は相当部分を示す。１，２：静電記録針、３：バスラィン、４，５：シフト
レジスタ、６，７，ＡＮＤＩ〜ＡＮＤ４，１３，１４：
アンドゲート、８，９：フリツプフロツプ、１０，１１
：モノマルチバイプレー夕、ＳＷＡ，ＳＷＢ：電源スイ
ッチ回路、ＳＷ１，ＳＷ２：高圧スイッチ回路、ＯＲ１
，ＯＲ２：オアゲート、１２：ノアゲート。第１図第５図第３図第４図第６図第２図第７図

Claims

【特許請求の範囲】１静電記録針に接続した複数個のバスラインに給電す
る共通電源ラインと高圧電圧源との間に接続したスイツ
チングトランジスタのオン・オフにより共通電源ライン
に静電記録電圧を与える電源スイツチ回路において；
共通電源ラインに接続され、前記バスラインを画信号に
応じて選択付勢し、かつ上記スイツチングトランジスタ
の少なくともオフ付勢の直前あるいは直後にコレクタ電
流を大きくする高圧スイツチ回路を備えたことを特徴と
する静電記録針の電源スイツチ。２スイツチングトランジスタと高圧電源とがダイオー
ドを介して接続された、前記特許請求の範囲第１項記載
の静電記録針の電源スイツチ回路。