JPS6019142B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関するものであって、
特に、パッシベーション膜を有するダイオード、縦型接
合形電界効果トランジスタ（以下Ｖ−ＦＥＴという）等
に適用するのに最適な方法を提供するものである。

従来此種のＶ−ＦＥＴとしては、メッシュ状のゲート領
域間に多数のソース領域が形成され、かつゲート及び半
導体基板間のＰＮ接合がＳｉ０２膜で覆われるようにし
たものがある。

この製造に際してはいわゆるセルフアラインメント法が
用いられている。即ちまず第ＩＡ図に示す如くにＮ型半
導体基板１の主面にＳｉ０２層２、Ｓｉ３Ｎ４層３及び
Ｓｉ０２層４を順次成長させ、次いで第ＩＢ図に示す如
くこれら３層の所定部分をエッチング除去してメッシュ
状の関口５を形成し、しかる後にこの関口を通じてＰ型
不純物を拡散せしめて半導体基板１にＰ型のゲート領域
６をメッシュ状に形成る。

次いでゲート領域６周囲のＳｉ３Ｎ４層３及びＳｉ０２
層４の所定部分を第ＩＣ図の如くにエッチング除去して
アイソレーション用の窓明けを行い、最外側の開口５に
連なる欠除部７を形成する。

次いで第ＩＣ図に示す状態にてＳｉ０２のみを除去し得
るエッチング液を用いかつＳｉ３Ｎ４層３をマスクとし
てＳｉ０２層２，４をエッチングする。

この結果、Ｓｉ０２層４は完全に除去され、かつまたＳ
ｉ３Ｎ４層３下のＳｉ０２層２は第ＩＤ図に示す如くに
オーバーエッチングされる。Ｓｊ３Ｎ４層３はマスクと
して作用するが、このマスクによって除去され得ないＳ
ｉ０２層２が１仏程度と小さい幅にて残り、このＳｉ０
２層及びＳｊ３Ｎ４層３があたかもきのこ状に残ること
になる。次いでＳｉ０２層２をマスクとしてゲート領域
６を含む半導体基板１を所定深さエッチング除去し、こ
れによってＳｉ０２層２によって規定されたメッシュ状
の凹部８を形成する。

次いで半導体基板１表面をスチーム酸化して弟ＩＦ図に
示す如く凹部８にＳｉ０２層９を成長させる。

このＳｉ０２層はもとの基板表面と同一高さに形成され
、従って５０００△程度の厚さを有したものとなる。次
いで表面のＳｉ０２層２及びＳｉ３Ｎ４層３を夫々エッ
チング除去した後、叢ＩＧ図に示す如くＳｉ０２層９を
マスクとしてＮ型不純物を拡散せしめ、これによってＳ
ｉ０２層９間に薄いＮ十型のソース領域１０を網目状に
形成する。

この際半導体基板１の裏面にもＮ型不純物がドーピング
されてＮ＋型のドレィン領域１１が形成される。次いで
最外側のＳｉ０２層９の所定部分をエッチング除去し、
第Ｉ日図に示す如く、この除去した部分にゲート電極１
２を被着せしめ、またソース領域１０上にソース電極１
３を、ドレィン領域１１上にドレィン電極１４を夫々被
看せしめる。

このようにしてマルチチヤンネルのＶ一ＦＥＴを製造出
来、このＦＥＴの表面、特にソース領域１０及び半導体
基板１間のＰＮ接合の端部をＳｉ０２層９で覆ってこの
Ｓｉ０２層をパッシベーション用として用いることが出
釆る。しかしながら、このＦＥＴの動作時に、Ｓｉ０２
層９中に存在する正電荷によって好ましからざる一種の
メモリ作用が生じ、基板側にチャンネルが形成されたり
、またシールド樹脂中の分極により上記の電荷が固定さ
れてしまうという欠点がある。

この結果接合面での耐圧が低下し、外部電界の影響もあ
って信頼性が悪くなる。然もＳｉ０２層９により耐緑性
もあまり良くないので安定性及び信頼性になお不利であ
り、また半導体基板１との熱膨張係数の差によってこれ
らの境界に熱歪が生じ易い。Ｓｉ０２の代りにシリコン
多結晶層（以下ポリＳｉ層という）をパッシベーション
膜として用いることも考えられる。

このポリＳｊはＳｉ０２より抵抗小であってＳｉ０２に
おいてみられたような電荷の誘起又は固定現象が起らず
、これによって耐圧向上、ＩＣにおける高耐圧化を図る
ことが出来るが、逆にポリＳｉ層を通じて半導体基板中
の電荷の移動が生じて逆方向リーク電流の増加等の諸問
題を引起してしまう。然もポリＳｉ層を形成する工程は
上述の拡散工程が総て終了した後に行われるから、ソー
ス電極をポリＳｉ層の窓明けによって被着する必要があ
る。第ＩＧ図に示すようにソース領域の幅は１仏程度と
極めて狭くて微細であるために、フオトマスク法で窓明
けと行うことは極めて困難である。従ってポリＳｉ層の
利点を生かしかつ特性の優れたパッシベーションを行う
別の方法が期待されるわけである。

本発明は上述の如き欠陥を是正すべく発明されたもので
あって、露出した接合を有する半導体層の表面にマスク
層を選択的に形成する工程と、前記の露出した接合及び
前記マスク層を含む前記半導体層の表面に、化学的気相
成長法によって形成した酸素原子を４０〜５瓜ｔ％含有
する多結晶シリコン層を形成する工程と、前記マスク層
と共にこの上の前記多結晶シリコン層の所定部分を除去
する工程とを夫々具備することを特徴とする半導体装置
の製造方法に係るものである。この方法によって、電極
の被着を簡単に行えて工程が簡略化されると共に、安定
性及び信頼性の極めて優れたパッシベーションを達成す
ることが出来る。次に本発明の実施例を第２図〜第４図
に付き述べる。

第２図及び第３図は本発明をＶ−ＦＥＴに適用した第１
の実施例を示すものである。

本実施例においては途中の工程まで従来例と同じである
。

即ち第ＩＡ図〜第ＩＥ図に示す工程は本実施例でも同様
であるのでその説明は省略し、また引続く工程において
共通する部分には共通の符号を付しておく。第ＩＥ図に
示す半導体基板１のエッチング深さは５０００Ａ以上、
例えば５０００Ａとする。

これに続く工程としてまずＳｊ３Ｎ４層３のみをエッチ
ング除去し、しかる後に第２Ａ図に示す如く、ゲート領
域６及びＳｉ０２層２を含む半導体基板１表面全体に百
つて酸素を所定量含有する厚さ５０００△以上、例えば
５０００Ａ程度のポリＳｉ層２９を後述する装置を用い
て気相成長させる。このポリＳｉ層は平均粒径１０００
０Ａ以下のグレインからなっていて、これらグレィンと
半導体基板１との間には完全にグレィンをとり囲むよう
なＳｉ０２は介在していないものと思われる。ポリＳｉ
層２９中の酸素原子は４０〜５蛇ｔ％（アトミック％）
であるのが好ましく、酸素原子の量が少ないとポリＳｉ
のグレィンバウンダリ（粒界）での結合力が強くて後述
する除去工程が困難となり、また多いとＳｉ０２と同様
に耐湿性、ひいては信頼性が劣化してしまう。またポリ
Ｓｉ層２９の厚さは大きい方がゲート領域と後述のソー
ス電極との間の容量を小にする点で好ましいが、厚すぎ
ると後述の除去工程が困難となるので、０．５〜１仏で
あるのが好ましい。次いで第２Ａ図の状態にて弗酸溶液
中に浸債すると、ポリＳｉ層２９は弗酸に侵されないが
、Ｓｉ０２層２はエッチング除去され、これと同時にＳ
ｉ０２層２上のポリＳｉも除去される。

この場合、ポリＳｉ層２９は上述の範囲の酸素原子を含
有しかつまた適度な厚さを有しているので、Ｓｉ０２層
２上のポリＳｊ‘ま容易こ除去出来る。この結果第２Ｂ
図に示す如く、Ｓｊ０２層２が存在していた部分に網目
状の関口２５を形成することが出来る。次いで開□２５
を通じてＮ型不純物を半導体基板１に拡散せしめて第２
Ｃ図に示す如くポリＳｉ層２９間に網目状のＮ十型ソー
ス領域１０を薄く形成する。

この際、ポリＳｉ層２９は不純物拡散に対してマスクと
して機能するが、この理由は、純粋のポリＳｉは単結晶
と同程度の拡散係数を示すが酸素を上記範囲で含有して
いることにより拡散係数が極めて小さくなるからである
。なおこのソース拡散と同時に、半導体基板１の裏面に
も不純物がドーピングされ、これによってＮ＋型の半導
体層ドレィン領域１１を形成することが出来る。次いで
最外側のポリＳｉ層２９の所定部分を例えばＨＦとＮＨ
４Ｆとの濠液をを用いてエッチング除去し、第２Ｄ図に
示す如く、この除去部分からポリＳｉ層２９表面にかけ
て山からなるゲート電極１２を被着せしめ、またソース
領域１０上及びドレイン領域１１上にＡＩからなるソー
ス電極１３及びドレィン領域１４を夫合被着せしめる。
なおゲート領域６と半導体基板１とのＰＮ接合の端部は
総てポリＳｉ層２９で覆われるようにしておく。なおポ
リＳｉ層２９の形成に際しては第３図に示す気相成長装
置を用いてよい。この装置の炉２０には、これに所定の
ガスを供給するためのモノシラン（ＳｉＨ４）用の気体
源２１、一酸化二窒素（Ｎ２０）用の気体源２２、アン
モニア（ＮＨ３）用の気体源２３及びキャリャガスとし
ての窒素（Ｎ２）ガス用の気体源２４が調整バルブ、流
量計等を夫々介して接続されている。

炉２０内には第ＩＥ図に示す状態の半導体基板１を置き
、外周園に配されたヒータ（図示せず）により約６５０
ｑｏの温度に半導体基板１を加熱する。この温度はシリ
コンの供給源としてＳｉＨ４を用いる場合の温度であり
、他のシランガスを用いるときには適宜そのガスの反応
温度を考慮して決定すればよい。炉２０内に気体源２４
からのキャリャガスに連行させて気体源２１，２２から
Ｓｉ比及びＮ２０を夫々導入する。この場合、ＳｊＨ４
は５％の濃度で以つて不活性ガスと共に気体源２１から
供聯合される。この結果、半導体基板１上にて分解が起
こり、一酸化二窒素（Ｎ２０）による酸素原子を含有し
た多結晶シリコンを半導体基板の表面に化学的気相成長
によって形成させることが出来る。この場合、Ｎ２０と
ＳｉＨ４との流量比を選択することにより、多結晶シリ
コン中の酸素原子の割合を決定出来る。本実施例ではＮ
２０／ＳｉＨ４を約５として酸素原子を４松ｔ％程度ド
ーピングしたポリＳｊ層２９を得る。なお酸素原子の供
給源としてＮ２０以外にＮ○、Ｎ０２等の窒素の酸化物
を用い得るが、この場合は酸素原子のドーピング量の制
御が容易である。またＳｊＨ４の代りにハロゲン化珪素
、例えばＳＩＣ１４を用いてもよいが、ＳｉＨ４に比べ
て高温（１１００００）成長が要求され、従ってＳｉＨ
４を用いることが好ましい。以上説明した製造方法によ
れば、微細なソース領域上のソース電極の被着に際しポ
リＳｉ層２９の窓明けを行う必要がなく、従ってソース
電極１０を表面に被着させるのみで電極を設けることが
出来るから、工程を非常に簡略化することが出来る。

また半導体基板１表面、特に逆バイアスされるゲート領
域６及び半導体基板１間のＰＮ接合端部が酸素を所定量
含有したポリＳｊ層２９にて覆われるから、上述したポ
リＳｉの特長を有すると共に、この欠点を回避すること
が出来る。即ち、純粋なポリＳｉよりも抵抗大となるこ
とから電荷の移動がなく、逆方向リーク電流を著しく減
少させ得て、外部電界による影響や温度変動による劣化
を防止することが出来る。また湿分による特性の変動が
極めて少なくなり、耐湿性を向上させることが出来る。
次に本発明をメサ型のトランジス外こ適用した第２の実
施例を第４図に付き述べる。

まず第４Ａ図に示す如く、コレクタ領域となるＮ型半導
体基板３１上にＰ型のベース領域３３を成長させ、この
ベース領域上にＳｉ０２層（図示せず）を一様に形成し
た後、このＳｉ０２層を従来公知のフオトェッチングで
部分的に除去して所定パターンのＳｉ０２層３２となす
。

次いでこのＳｉ０２層をマスクとしてメサェッチングを
行い、これによって第４Ｂ図に示す如くベース領域３３
とコレクタ領域３１との間のＰＮ接合の端部を表面に露
出させる。

次いで前記第１の実施例で述べたと同様にして４０〜５
瓜ｔ％の酸素原子を含有するポリＳｉ層３９を第４Ｃ図
に示す如く厚さ５０００Ａ程度に化学的気相成長法によ
って形成させる。

次いで前記第１の実施例で述べたと同様にしてＳｉ０２
層２２及びこの上のポリＳｉを同時に除去してポリＳｉ
層３９に閉口３５を形成する。

この場合、上述の露出していたＰＮ接合端部がポリＳｉ
層３９にて覆われるようにしておく。次いで第４Ｅ図に
示す如く、閉口３５に電極３４を被着せしめ、このとき
にベース領域３３との接触面に捨金学的なＮ型のェミツ
タ領域３６を形成する。

本実施例によれ‘よ、電極彼着領域が前記第１の実施例
よりもずっと広い場合、即ちメサ型トランジスタの場合
にも製造工程が容易であると共に、逆バイアスされるＰ
Ｎ接合がポリＳｉ層３９で覆われるために前記第１の実
施例と同様に安定性及び信頼性に優れたものを得ること
が出来る。

以上本発明を実施例に基し、て説明したが、本発明の技
術的思想に基いて更に変形が可能であることが理解され
よう。

例えば前記第１の実施例において第ＩＤ図に示すＳｉ３
Ｎ４層３を除去した後に半導体基板１をエッチングする
ようにしてもよい。またポリＳｉ層２９，３９上に、窒
素を含有した別のポリＳｉ層を形成するようにしてもよ
い。このポリＳｉ層は第３図に示す装置において気体源
２３からＮＨ３を供給することによって容易に形成され
、その窒素原子の含有量は３のｔ％以上であるのが好ま
しい。このポリＳｉ層を形成して２重構造としたときに
は、耐緑性が大中に向上し、これは水蒸気処理したとき
に逆方向ＶＲの変動が極めて少ないことによって証明さ
れた。またポリＳｉ層２９，３９にＳｉ０２層を存在せ
しめるときには、表面にポリＳｊ層が露出する場合に比
べて耐水性又は電荷に対する特性が更に改善される。こ
の場合従来みられたようなＳｊ０２による欠陥は、ポリ
Ｓｉ層２９，３９がＳｉ０２と基板との間の電荷による
結びつきを遮断するために生じなかった。また上記２重
機造のものの上に更にＳｉ０２を被看せしめても安定性
及び信頼性が更に良くなることが判明した。また前記第
２の実施例はメサェッチングの概略を示したが、これを
同一基板内に多数のメサ構造のものを同時に形成する場
合に適用し得ることは容易に理解されるであろう。なお
本発明は集積回路の製造にも勿論適用可能である。本発
明は上述の如く、半導体層表面に形成したマスク層と露
出した接合を、化学的気相成長法によって形成した酸素
原子を４０〜５のｔ％含有するポリＳｉ層で被覆し、マ
スク層とともにこの上のポリＳｉを除去するようにして
いるので、微細領域でのポリＳｉのエッチングを行う必
要がなく、単に電極を彼着するのみでよいから製造工程
が容易となる。

またポリＳｉを表面に残せるから、このポリＳｉが接合
を被覆し、従って従来のＳｉ０２によるパッシベーショ
ンに比べて、外部電界、湿度、温度等による劣化が極め
て少なくなり、安定性及び信頼性の優れた装置を提供す
ることが出来る。

【図面の簡単な説明】

第１図は従来例を示すものであって、Ｖ−ＦＥＴの製造
方法を工程順に示す概略断面図である。 第２図及び第３図は本発明をＶ−ＦＥＴに適用した第１
の実施例を示すものであって、第２Ａ図〜第２Ｄ図はＶ
−ＦＥＴの製造方法を工程順に示す概略断面図、第３図
はポリＳｉ層の形成に用いる気相成長装置の概略図であ
る。第４図は本発明をメサ型トランジスタに適用した第
２の実施例を示すものであって、メサ型トランジスタの
製造方法を工程順に示す概略断面図である。また図面に
用いられている符号において、２はＳｉ０２層、３はＳ
ｉ３Ｎ４層、４はＳｉ０２層、６はゲート領域、９はＳ
ｉ０２層、１ ０はソース領域、１ １はドレィン領域
、２９はポリＳｊ層、３２はＳｉ０２層、３３はベース
領域、３６はェミッタ領域、３９はポリＳｉ層である。 第ＩＡ図 第ＩＢ図 第ＩＣ図 第ＩＤ図 第ＩＥ図 第ＩＦ図 第ＩＧ図 第ＩＨ図 第２Ａ図 第２Ｂ図 第２Ｃ図 第２Ｄ図 第３図 第４Ａ図 第４Ｂ図 第４Ｃ図 第４Ｄ図 第４Ｅ図

Claims (1)

【特許請求の範囲】
1. １ 露出した接合を有する半導体層の表面にマスク層を
   選択的に形成する工程と、前記の露出した接合及び前記
   マスク層を含む前記半導体の表面に、化学的気相成長法
   によつて形成した酸素原子を４０〜５０ａｔ％含有する
   多結晶シリコン層を形成する工程と、前記マスク層と共
   にこの上の前記多結晶シリコン層の所定部分を除去する
   工程とを夫々具備することを特徴とする半導体装置の製
   造方法。