JPS6227539B2 - - Google Patents
Info
- Publication number
- JPS6227539B2 JPS6227539B2 JP54109848A JP10984879A JPS6227539B2 JP S6227539 B2 JPS6227539 B2 JP S6227539B2 JP 54109848 A JP54109848 A JP 54109848A JP 10984879 A JP10984879 A JP 10984879A JP S6227539 B2 JPS6227539 B2 JP S6227539B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sipos
- nitrogen
- protective film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、例えばメサ型バイポーラ
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
酸素を所定量含有するシリコン層（以下、
SIPOSと称する）は半導体素子の表面パツシベー
シヨン向上の点で優れた表面膜である。この
SIPOS層については、本出願人が例えば特願昭49
−36175号（特許第925898号）として既に提案し
ている。
SIPOSと称する）は半導体素子の表面パツシベー
シヨン向上の点で優れた表面膜である。この
SIPOS層については、本出願人が例えば特願昭49
−36175号（特許第925898号）として既に提案し
ている。
SIPOS層をメサ型バイポーラトランジスタのパ
ツシベーシヨンに適用する場合、特にフオトエツ
チング工程に問題があつた。第１図に示すよう
に、N+型コレクタ領域１、Ｎ型コレクタ領域
２、P+型ベース領域３及びN+型エミツタ領域４
を半導体基板に形成してから、メサ構造にエツチ
ングする。次に、表面にSIPOS層５を気相成長に
より形成し、更にエミツタ及びベース電極を取出
すために、SIPOS層５上に付けたフオトレジスト
層６を選択的にエツチングする。ところが、フオ
トレジスト層６は特に矢印７で示すメサ構造の肩
部分に付き難く、或いは付着しないときもあり、
この状態でエツチングすれば、肩部分７のSIPOS
もエツチングされてしまうことになる。この結
果、SIPOSによるパツシベーシヨン効果は不充分
となる。
ツシベーシヨンに適用する場合、特にフオトエツ
チング工程に問題があつた。第１図に示すよう
に、N+型コレクタ領域１、Ｎ型コレクタ領域
２、P+型ベース領域３及びN+型エミツタ領域４
を半導体基板に形成してから、メサ構造にエツチ
ングする。次に、表面にSIPOS層５を気相成長に
より形成し、更にエミツタ及びベース電極を取出
すために、SIPOS層５上に付けたフオトレジスト
層６を選択的にエツチングする。ところが、フオ
トレジスト層６は特に矢印７で示すメサ構造の肩
部分に付き難く、或いは付着しないときもあり、
この状態でエツチングすれば、肩部分７のSIPOS
もエツチングされてしまうことになる。この結
果、SIPOSによるパツシベーシヨン効果は不充分
となる。
本発明は、こうした欠陥を是正すべくなされた
ものであつて、メサ形状を有する半導体基体上
に、酸素を２〜45at％含有する半絶縁性多結晶又
は非晶質シリコンより成る表面保護膜を形成する
工程と、前記表面保護膜の所定領域に窒素イオン
を注入して、上記所定領域をその厚さ方向におい
て少くとも部分的に窒素含有量10at％以上にする
工程と、前記表面保護膜のうちの前記窒素イオン
が注入されなかつた上記所定領域以外の領域を選
択的に除去する工程とからなることを特徴とする
半導体装置の製造方法に係るものである。この方
法によつて、表面層を半導体基体上に良好に保持
したまゝその所定領域のみを選択的に除去するこ
とができる。
ものであつて、メサ形状を有する半導体基体上
に、酸素を２〜45at％含有する半絶縁性多結晶又
は非晶質シリコンより成る表面保護膜を形成する
工程と、前記表面保護膜の所定領域に窒素イオン
を注入して、上記所定領域をその厚さ方向におい
て少くとも部分的に窒素含有量10at％以上にする
工程と、前記表面保護膜のうちの前記窒素イオン
が注入されなかつた上記所定領域以外の領域を選
択的に除去する工程とからなることを特徴とする
半導体装置の製造方法に係るものである。この方
法によつて、表面層を半導体基体上に良好に保持
したまゝその所定領域のみを選択的に除去するこ
とができる。
次に本発明に適用される表面保護膜の形成及び
エツチング方法の原理を第２図及び第３図に付き
説明する。
エツチング方法の原理を第２図及び第３図に付き
説明する。
第２図に示すように、Si基板１１の表面に、酸
素を２〜45at％（原子数の比）含有するポリシリ
コン又は非晶質シリコンからなるSIPOS層１５を
気相成長させる。このSIPOS層は、既述の先願方
法と同様に、SiH4及びN2Oをキヤリアガスにより
基板１１上に送り込み、約650℃と低温で分解さ
せることにより容易に成長する。次いで、SIPOS
層１５の表面にフオトレジスト層１６を付け、露
光技術によつて選択的にエツチング除去して所定
位置のみにフオトレジスト層１６を残す。そし
て、このフオトレジスト層をマスクとして用い、
SIPOS層１５に対してN2イオン２０を照射し、
マスク１６の存在しないSIPOS層１５のみにイオ
ン注入を行う。これによつて、SIPOS層１５の少
なくとも表面領域にN2イオンが打込まれ、窒素
がドープされたポリシリコンに変換される。この
イオン注入の条件としては例えば、加速エネルギ
ーが100KeV、ドーズ量が１〜５×1016cm-2であ
る。イオン注入後は、マスク１６をO2プラズマ
により除去する。
素を２〜45at％（原子数の比）含有するポリシリ
コン又は非晶質シリコンからなるSIPOS層１５を
気相成長させる。このSIPOS層は、既述の先願方
法と同様に、SiH4及びN2Oをキヤリアガスにより
基板１１上に送り込み、約650℃と低温で分解さ
せることにより容易に成長する。次いで、SIPOS
層１５の表面にフオトレジスト層１６を付け、露
光技術によつて選択的にエツチング除去して所定
位置のみにフオトレジスト層１６を残す。そし
て、このフオトレジスト層をマスクとして用い、
SIPOS層１５に対してN2イオン２０を照射し、
マスク１６の存在しないSIPOS層１５のみにイオ
ン注入を行う。これによつて、SIPOS層１５の少
なくとも表面領域にN2イオンが打込まれ、窒素
がドープされたポリシリコンに変換される。この
イオン注入の条件としては例えば、加速エネルギ
ーが100KeV、ドーズ量が１〜５×1016cm-2であ
る。イオン注入後は、マスク１６をO2プラズマ
により除去する。
次いで、SIPOS用のエツチング液（H2O2とHF
とNH4Fとの混液、H2O2：HF：NH4F＝６：１：
10）に基板１１の表面を浸漬する。これによつ
て、第３図に示すように、第２図の工程で窒素が
ドープされたSIPOS表面領域１７とドープされな
かつたSIPOSとのエツチング速度が異なつている
ために、ドープされなかつたマスク１６直下の
SIPOSのみが選択的にエツチング除去され、
SIPOS層に開口１８が形成される。従つてこの開
口を除く領域では、酸素を含有するポリシリコン
層１５と窒素を含有するポリシリコン層１７との
二層構造となつている。
とNH4Fとの混液、H2O2：HF：NH4F＝６：１：
10）に基板１１の表面を浸漬する。これによつ
て、第３図に示すように、第２図の工程で窒素が
ドープされたSIPOS表面領域１７とドープされな
かつたSIPOSとのエツチング速度が異なつている
ために、ドープされなかつたマスク１６直下の
SIPOSのみが選択的にエツチング除去され、
SIPOS層に開口１８が形成される。従つてこの開
口を除く領域では、酸素を含有するポリシリコン
層１５と窒素を含有するポリシリコン層１７との
二層構造となつている。
以上において説明した表面保護膜の形成及びエ
ツチング方法をメサ型バイポーラトランジスタに
適用した本発明の一実施例を第４図及び第５図に
付き説明する。
ツチング方法をメサ型バイポーラトランジスタに
適用した本発明の一実施例を第４図及び第５図に
付き説明する。
まず第４図に示すように、第１図と同様に、コ
レクタ領域１１，１２、ベース領域１３、エミツ
タ領域１４を形成し、表面に酸素含有SIPOS層１
５を気相成長させ、更に第２図と同様に電極取出
し部分にフオトレジスト層１６を所定パターンに
形成する。次いでフオトレジスト層１６をマスク
として既述のようにN2イオンを照射し、マスク
１６のないSIPOS層１５にN2イオンをドープす
る。次いで、第３図と同様にSIPOS用のエツチン
グ液に浸漬して、第５図に示すように、マスク１
６の位置に開口１８を夫々形成し、それ以外の領
域には酸素含有ポリシリコン１５と窒素含有ポリ
シリコン層１７との二層構造を残す。そして開口
１８に、従来公知の方法で金属電極を被着し、エ
ミツタ及びベース電極とする。
レクタ領域１１，１２、ベース領域１３、エミツ
タ領域１４を形成し、表面に酸素含有SIPOS層１
５を気相成長させ、更に第２図と同様に電極取出
し部分にフオトレジスト層１６を所定パターンに
形成する。次いでフオトレジスト層１６をマスク
として既述のようにN2イオンを照射し、マスク
１６のないSIPOS層１５にN2イオンをドープす
る。次いで、第３図と同様にSIPOS用のエツチン
グ液に浸漬して、第５図に示すように、マスク１
６の位置に開口１８を夫々形成し、それ以外の領
域には酸素含有ポリシリコン１５と窒素含有ポリ
シリコン層１７との二層構造を残す。そして開口
１８に、従来公知の方法で金属電極を被着し、エ
ミツタ及びベース電極とする。
以上から明らかなように、本実施例による方法
では、SIPOS層１５上にマスク１６を設け、この
マスクのない領域にN2をイオン注入してからマ
スク１６を除去し、エツチングするのみで所望の
電極形成用の開口を窓明けすることができる。こ
れは、SIPOSにおいて窒素含有部分と酸素含有部
分とのエツチング速度の違いを効果的に利用した
ことに基くものである。従つて、従来のように
SIPOSのエツチング時にフオトレジストを付着さ
せる必要がないから、メサ構造の肩部分において
不可避であつたSIPOSのエツチングが生じる余地
がない。即ち、メサ構造の肩部では、SIPOSの表
面がエツチング速度の遅い窒素含有層１７でカバ
ーされているために、この二層構造は酸素含有
SIPOSのエツチングに際して安定であり、実質的
に変化しない。その上、窒素含有層１７はN2の
イオン注入によつてエツチングする必要のない酸
素含有ポリシリコン層１５の全表面にわたつて均
一に形成でき、従つてメサ構造の肩部一様に形成
できるから、その下層の酸素含有層をエツチング
から有効に保護することができる。なおSIPOSの
エツチング速度の違いを利用していることから、
本実施例では、フオトレジスト層１６下のみが除
去され、従来のエツチング後の開口パターンと逆
の開口パターンが形成される。この逆パターンの
ために、第２図において第１図と比べてフオトレ
ジストの占める面積も少なくなる。
では、SIPOS層１５上にマスク１６を設け、この
マスクのない領域にN2をイオン注入してからマ
スク１６を除去し、エツチングするのみで所望の
電極形成用の開口を窓明けすることができる。こ
れは、SIPOSにおいて窒素含有部分と酸素含有部
分とのエツチング速度の違いを効果的に利用した
ことに基くものである。従つて、従来のように
SIPOSのエツチング時にフオトレジストを付着さ
せる必要がないから、メサ構造の肩部分において
不可避であつたSIPOSのエツチングが生じる余地
がない。即ち、メサ構造の肩部では、SIPOSの表
面がエツチング速度の遅い窒素含有層１７でカバ
ーされているために、この二層構造は酸素含有
SIPOSのエツチングに際して安定であり、実質的
に変化しない。その上、窒素含有層１７はN2の
イオン注入によつてエツチングする必要のない酸
素含有ポリシリコン層１５の全表面にわたつて均
一に形成でき、従つてメサ構造の肩部一様に形成
できるから、その下層の酸素含有層をエツチング
から有効に保護することができる。なおSIPOSの
エツチング速度の違いを利用していることから、
本実施例では、フオトレジスト層１６下のみが除
去され、従来のエツチング後の開口パターンと逆
の開口パターンが形成される。この逆パターンの
ために、第２図において第１図と比べてフオトレ
ジストの占める面積も少なくなる。
また本実施例では、窒素含有ポリシリコン層１
７は下層のポリシリコン層１５のいわばエツチン
グマスク的な作用をするだけでなく、トランジス
タ表面のパツシベーシヨン効果を向上させる働き
もある。即ち、本出願人が先に提案した特願昭49
−123765号に係るパツシベーシヨン膜と同様に、
下層のポリシリコン層１５が所定量の酸素を含有
しているためにSiOの場合と違つて基板側に電荷
を誘起させることはない。またこのポリシリコン
層１５上に窒素含有ポリシリコン層１７が存在し
ているために素子の耐湿性が大幅に向上し、湿度
に強い素子を得ることができる。このためにはポ
リシリコン層１７中の窒素含有量は10at％以上で
あることが必要であり、これより少ないと耐湿性
が悪くなり、表面で絶縁破壊が生じ易くなる。特
願昭49−123765号による装置では酸素含有ポリシ
リコン層と窒素含有ポリシリコン層とを順次気相
成長させているが、本実施例による方法では酸素
含有ポリシリコン層のみを成長させるだけでよ
く、N2イオンの注入で窒素をドープさせるだけ
でよい。しかも、窒素含有ポリシリコン層１７は
何らエツチングを有せず、イオン注入後はそのま
ま残すのみでよいから、エツチングのコントロー
ルが容易となる。
７は下層のポリシリコン層１５のいわばエツチン
グマスク的な作用をするだけでなく、トランジス
タ表面のパツシベーシヨン効果を向上させる働き
もある。即ち、本出願人が先に提案した特願昭49
−123765号に係るパツシベーシヨン膜と同様に、
下層のポリシリコン層１５が所定量の酸素を含有
しているためにSiOの場合と違つて基板側に電荷
を誘起させることはない。またこのポリシリコン
層１５上に窒素含有ポリシリコン層１７が存在し
ているために素子の耐湿性が大幅に向上し、湿度
に強い素子を得ることができる。このためにはポ
リシリコン層１７中の窒素含有量は10at％以上で
あることが必要であり、これより少ないと耐湿性
が悪くなり、表面で絶縁破壊が生じ易くなる。特
願昭49−123765号による装置では酸素含有ポリシ
リコン層と窒素含有ポリシリコン層とを順次気相
成長させているが、本実施例による方法では酸素
含有ポリシリコン層のみを成長させるだけでよ
く、N2イオンの注入で窒素をドープさせるだけ
でよい。しかも、窒素含有ポリシリコン層１７は
何らエツチングを有せず、イオン注入後はそのま
ま残すのみでよいから、エツチングのコントロー
ルが容易となる。
なお第４図の工程において、マスク１６を用い
ることなく、N2イオンをSIPOS層１５に選択的
に注入する手段を講じることにより、マスクの形
成及び除去工程を省略し、イオン注入→エツチン
グの工程を連続的に行うことができ、このように
すれば、製造工程を合理化することができる。
ることなく、N2イオンをSIPOS層１５に選択的
に注入する手段を講じることにより、マスクの形
成及び除去工程を省略し、イオン注入→エツチン
グの工程を連続的に行うことができ、このように
すれば、製造工程を合理化することができる。
メサ形状を有する半導体基板上に、酸素を２〜
45at％含有する半絶縁性多結晶又は非晶質シリコ
ンより成る表面保護膜を形成する工程と、前記表
面保護膜の所定領域に窒素イオンを注入して、上
記所定領域をその厚さ方向において少くとも部分
的に窒素含有量10at％以上にする工程と、前記表
面保護膜のうちの前記窒素イオンが注入されなか
つた上記所定領域以外の領域を選択的に除去する
工程とから構成した。
45at％含有する半絶縁性多結晶又は非晶質シリコ
ンより成る表面保護膜を形成する工程と、前記表
面保護膜の所定領域に窒素イオンを注入して、上
記所定領域をその厚さ方向において少くとも部分
的に窒素含有量10at％以上にする工程と、前記表
面保護膜のうちの前記窒素イオンが注入されなか
つた上記所定領域以外の領域を選択的に除去する
工程とから構成した。
従つて、まず酸素含有シリコン層（表面保護
膜）を半導体基体上に形成し、次いでその所定領
域に窒素イオンを注入して、上記所定領域をその
厚さ方向において少くとも部分的に窒素含有量
10at％以上の窒素含有シリコン層となし、次いで
上記所定領域以外の領域を選択的に除去すればよ
いので、表面保護膜の所定領域に窒素イオンが注
入されさえすれば、窒素イオンが注入されなかつ
た領域を選択的に除去するためのマスクを特に必
要としない。このため、窒素含有シリコン層を有
する表面保護膜を、メサ形状を有する半導体基体
上に選択的に形成するのが極めて容易であり、従
つてその製造効率を大巾に向上させることができ
る。またメサ形状を有する半導体基体上に形成さ
れた酸素含有シリコン層（表面保護膜）が不必要
に除去されないようにするために形成される窒素
含有シリコン層をメサ形状の肩部分においても一
様に形成することができる。このため、表面保護
膜を選択的に除去するためのマスクが特に必要な
場合のようにメサ形状の肩部分における表面保護
膜が不必要に除去されてしまうのを効果的に防止
することができ、従つてメサ形状を有する半導体
装置の製造時の歩留りを大巾に向上させることが
できる。
膜）を半導体基体上に形成し、次いでその所定領
域に窒素イオンを注入して、上記所定領域をその
厚さ方向において少くとも部分的に窒素含有量
10at％以上の窒素含有シリコン層となし、次いで
上記所定領域以外の領域を選択的に除去すればよ
いので、表面保護膜の所定領域に窒素イオンが注
入されさえすれば、窒素イオンが注入されなかつ
た領域を選択的に除去するためのマスクを特に必
要としない。このため、窒素含有シリコン層を有
する表面保護膜を、メサ形状を有する半導体基体
上に選択的に形成するのが極めて容易であり、従
つてその製造効率を大巾に向上させることができ
る。またメサ形状を有する半導体基体上に形成さ
れた酸素含有シリコン層（表面保護膜）が不必要
に除去されないようにするために形成される窒素
含有シリコン層をメサ形状の肩部分においても一
様に形成することができる。このため、表面保護
膜を選択的に除去するためのマスクが特に必要な
場合のようにメサ形状の肩部分における表面保護
膜が不必要に除去されてしまうのを効果的に防止
することができ、従つてメサ形状を有する半導体
装置の製造時の歩留りを大巾に向上させることが
できる。
更に、酸素を２〜45at％含有する半絶縁性多結
晶又は非晶質シリコン層を窒素イオンの注入によ
りその厚さ方向において少なくとも部分的に窒素
含有量10at％以上になるようにしたので、上記酸
素の存在により半導体基体表面に電荷が誘起され
るのを有効に抑制できると共に、上記窒素の存在
により耐湿性を向上させることができ、このため
に、優れたパツシベーシヨン効果を得ることがで
きる。
晶又は非晶質シリコン層を窒素イオンの注入によ
りその厚さ方向において少なくとも部分的に窒素
含有量10at％以上になるようにしたので、上記酸
素の存在により半導体基体表面に電荷が誘起され
るのを有効に抑制できると共に、上記窒素の存在
により耐湿性を向上させることができ、このため
に、優れたパツシベーシヨン効果を得ることがで
きる。
第１図は従来のメサ型バイポーラトランジスタ
の電極形成用の窓明け時の断面図である。第２図
及び第３図は本発明に適用される表面保護膜の形
成及びエツチング方法の原理を示すものであつ
て、第２図はN2イオン注入時の基板の断面図、
第３図はイオン注入後にエツチングした状態の基
板の断面図である。また第４図及び第５図は本発
明をメサ型バイポーラトランジスタに適用した一
実施例を示すものであつて、第４図はメサ型バイ
ポーラトランジスタの電極形成用の窓明け前の断
面図、第５図は第３図のようにエツチングした状
態の第４図と同様の断面図である。なお図面に用
いられている符号において、 １５……酸素含有ポリシリコン層、１６……フ
オトレジスト層、１７……窒素含有ポリシリコン
層、２０……N2イオン、である。
の電極形成用の窓明け時の断面図である。第２図
及び第３図は本発明に適用される表面保護膜の形
成及びエツチング方法の原理を示すものであつ
て、第２図はN2イオン注入時の基板の断面図、
第３図はイオン注入後にエツチングした状態の基
板の断面図である。また第４図及び第５図は本発
明をメサ型バイポーラトランジスタに適用した一
実施例を示すものであつて、第４図はメサ型バイ
ポーラトランジスタの電極形成用の窓明け前の断
面図、第５図は第３図のようにエツチングした状
態の第４図と同様の断面図である。なお図面に用
いられている符号において、 １５……酸素含有ポリシリコン層、１６……フ
オトレジスト層、１７……窒素含有ポリシリコン
層、２０……N2イオン、である。
Claims (1)
- 【特許請求の範囲】 １ メサ形状を有する半導体基体上に、酸素を２
〜45at％含有する半絶縁性多結晶又は非晶質シリ
コンより成る表面保護膜を形成する工程と、 前記表面保護膜の所定領域に窒素イオンを注入
して、上記所定領域をその厚さ方向において少く
とも部分的に窒素含有量10at％以上にする工程
と、 前記表面保護膜のうちの前記窒素イオンが注入
されなかつた上記所定領域以外の領域を選択的に
除去する工程とからなることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984879A JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984879A JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633841A JPS5633841A (en) | 1981-04-04 |
| JPS6227539B2 true JPS6227539B2 (ja) | 1987-06-15 |
Family
ID=14520718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10984879A Granted JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633841A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142529A (ja) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
| JPS58147150A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR101524824B1 (ko) * | 2009-01-21 | 2015-06-03 | 삼성전자주식회사 | 패턴 구조체 형성 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114685A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
-
1979
- 1979-08-29 JP JP10984879A patent/JPS5633841A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633841A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266985A (en) | Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate | |
| US6593640B1 (en) | Bipolar transistor and methods of forming bipolar transistors | |
| JPS6227539B2 (ja) | ||
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6068658A (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH021936A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JP3532494B2 (ja) | 半導体装置の製造方法 | |
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH01101663A (ja) | 半導体装置の製造方法 | |
| KR940001894B1 (ko) | 반도체 장치의 제조방법 | |
| JP2674613B2 (ja) | 半導体装置の製造方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JPS6148974A (ja) | トランジスタの製造方法 | |
| JPS6019142B2 (ja) | 半導体装置の製造方法 | |
| JPH06188266A (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH02295130A (ja) | 半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 |