JPS60194809A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPS60194809A JPS60194809A JP5061684A JP5061684A JPS60194809A JP S60194809 A JPS60194809 A JP S60194809A JP 5061684 A JP5061684 A JP 5061684A JP 5061684 A JP5061684 A JP 5061684A JP S60194809 A JPS60194809 A JP S60194809A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- digital signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＦＭ信号等の変調信号の復調回路に係り、特
にディジタル演算処理を用いて復調を行なう復調回路に
関する。
にディジタル演算処理を用いて復調を行なう復調回路に
関する。
［発明の技術的背景とその問題点コ
ＦＭ（周波数変調）信号を復調する場合、復調出力に入
力の変調信号が重畳されるため、従来では復調回路の後
段にフィルタを置いて変調信号成分を分離・除去してい
た。しかしながら、例えばＶＴＲにおける画像記録方式
で採用されているような、搬送波の帯域が広く搬送波周
波数の低い、いわゆる低搬送波ＦＭ方式の場合には、第
１図に示すようにＦＭ信号１１の下側波帯と復調出力１
２（ビデオ信号）の高周波成分とが斜線のごとく重なり
合うと、ＦＭ信号成分が復調回路およびフィルタを通り
抜けてビート障害を起こすことがある。この現象を一般
に復調回路におけるフィードスルーと称している。
力の変調信号が重畳されるため、従来では復調回路の後
段にフィルタを置いて変調信号成分を分離・除去してい
た。しかしながら、例えばＶＴＲにおける画像記録方式
で採用されているような、搬送波の帯域が広く搬送波周
波数の低い、いわゆる低搬送波ＦＭ方式の場合には、第
１図に示すようにＦＭ信号１１の下側波帯と復調出力１
２（ビデオ信号）の高周波成分とが斜線のごとく重なり
合うと、ＦＭ信号成分が復調回路およびフィルタを通り
抜けてビート障害を起こすことがある。この現象を一般
に復調回路におけるフィードスルーと称している。
このようなフィードスルーを防止するために、ＦＭ信号
の周波数をあまり下げることは不可能となる。すなわち
伝送系の本来の帯域は広くとも、復調出力の帯域の分だ
けＦＭ信号の周波数を高くせねばならず、その結果、伝
送帯域を本来の使用できる帯域の２／３程度しか利用で
きないという問題がある。
の周波数をあまり下げることは不可能となる。すなわち
伝送系の本来の帯域は広くとも、復調出力の帯域の分だ
けＦＭ信号の周波数を高くせねばならず、その結果、伝
送帯域を本来の使用できる帯域の２／３程度しか利用で
きないという問題がある。
［発明の目的コ
この発明の目的は、入力される変調信号と復調出力の周
波数帯域が重なり合ってもビート妨害を起こすことがな
く、安定な復調を行なうことが可能な復調回路を提供す
ることである。
波数帯域が重なり合ってもビート妨害を起こすことがな
く、安定な復調を行なうことが可能な復調回路を提供す
ることである。
［発明の概要］
この発明の復調回路は、入力される変調信号を一旦Ａ／
Ｄ変換器によりディジタル信号に変換した後、ディジタ
ル演算により復調出力に対応したディジタル信号を生成
し、このディジタル演算により得られたディジタル信号
をＤ／Ａ変換器によりアナログ信号に変換することによ
って復調出力を得るようにしたことを特徴としている。
Ｄ変換器によりディジタル信号に変換した後、ディジタ
ル演算により復調出力に対応したディジタル信号を生成
し、このディジタル演算により得られたディジタル信号
をＤ／Ａ変換器によりアナログ信号に変換することによ
って復調出力を得るようにしたことを特徴としている。
［発明の効果１
この発明によれば、変調信号の入力端子と復調出力の出
力端子とがディジタル演算回路によって完全に遮断され
てフィードスルーが防止されるため、変調信号と復調出
力の周波数スペクトルが重なり合ってもビート妨害は原
理的に起こらず、非常に安定な復調が可能となる。従っ
て変調信号の帯域を下げて、伝送帯域の有効利用を図る
ことができる。
力端子とがディジタル演算回路によって完全に遮断され
てフィードスルーが防止されるため、変調信号と復調出
力の周波数スペクトルが重なり合ってもビート妨害は原
理的に起こらず、非常に安定な復調が可能となる。従っ
て変調信号の帯域を下げて、伝送帯域の有効利用を図る
ことができる。
［発明の実施例コ
第２図はこの発明の一実施例に係る復調回路の構成を示
り゛もので、入力端子２１には変調信号、例えば前述し
た低搬送波ＦＭ方式によるＦＭ信号が入力される、。こ
の変調信号はＡ ｙ’ Ｄ変換器２２に入力される。Ａ
／Ｄ変換器２２はクロック発生回路２３から供給される
サンプリングクロックにより入力の変調信号をサンプリ
ングし、適当なビット数のディジタル信号を出力する。
り゛もので、入力端子２１には変調信号、例えば前述し
た低搬送波ＦＭ方式によるＦＭ信号が入力される、。こ
の変調信号はＡ ｙ’ Ｄ変換器２２に入力される。Ａ
／Ｄ変換器２２はクロック発生回路２３から供給される
サンプリングクロックにより入力の変調信号をサンプリ
ングし、適当なビット数のディジタル信号を出力する。
クロック発生回路２３は入力とは関係なく一定周期のク
ロックを発生するものでもよいが、入力の変調信号に同
期したクロックを発生するものがより好ましい。
ロックを発生するものでもよいが、入力の変調信号に同
期したクロックを発生するものがより好ましい。
第３図はＰＬｔ （フェーズロックループ）を用いて入
力の変調信号に同期したクロックを発生するクロック発
生回路２３の構成例を示したもので、入力の変調信号３
１と１／Ｎ分周器３５からの出力信号ζを乗算器３２で
乗算して位相比較を行ない、その出力をローパスフィル
タ３３を介して電圧制御発振器＜ＶＣＯ）３４に制御電
圧として供給し、このＶＣＯ３４の出力を１／Ｎ分周器
３５を通して乗算器３２に供給することによって、ＶＣ
Ｏ３４から入力の変調信号３１に同期し、かつ変調信号
３１の搬送波周波数のＮ倍の周波数のクロック３６を得
るように構成されている。
力の変調信号に同期したクロックを発生するクロック発
生回路２３の構成例を示したもので、入力の変調信号３
１と１／Ｎ分周器３５からの出力信号ζを乗算器３２で
乗算して位相比較を行ない、その出力をローパスフィル
タ３３を介して電圧制御発振器＜ＶＣＯ）３４に制御電
圧として供給し、このＶＣＯ３４の出力を１／Ｎ分周器
３５を通して乗算器３２に供給することによって、ＶＣ
Ｏ３４から入力の変調信号３１に同期し、かつ変調信号
３１の搬送波周波数のＮ倍の周波数のクロック３６を得
るように構成されている。
一方、Ａ／Ｄ変換器２２から出力されるディジタル信号
はディジタル演算回路２４に供給され、ここで入力の変
調信号についての復調出力に対応したディジタル信号が
生成される。このディジタル演算回路２４から出力され
るディジタル信号はＤ／Ａ変換器２５でアナログ信号に
変換され、出力端子２６を介して復調信号として取出さ
れる。
はディジタル演算回路２４に供給され、ここで入力の変
調信号についての復調出力に対応したディジタル信号が
生成される。このディジタル演算回路２４から出力され
るディジタル信号はＤ／Ａ変換器２５でアナログ信号に
変換され、出力端子２６を介して復調信号として取出さ
れる。
ディジタル演算回路２４は例えば入力の変調信号がＦＭ
信号の場合、第４図（ａ’）に示すようにＡ／Ｄ変換器
２２からのディジタル信号の零クロス点間の時間間隔、
すなわちＰｌ ・１２間、Ｐ２・１３間・・・の時間間
隔Ｔｘを順次計測し、それらの時間間隔を表わす計数値
を上記復調出力に対応したディジタル信号として出力す
るように構成される。ＦＭ信号は情報を周波数偏移、つ
まり周期変化の形で有しているので、上記のように零ク
ロス点間の時間間隔を計測し、その時間間隔を表わすデ
ィジタル信号をＤ／Ａ変換器２５でアナログ信号に変換
する操作は、復調動作にほかならない。ここで、零クロ
ス点の検出は対象とするディジタル信号が時間的に離散
的なサンプリング系列であるため、Ａ／Ｄ変換器２２よ
り出力されるディジタル信号から直接行なうことはでき
ない。
信号の場合、第４図（ａ’）に示すようにＡ／Ｄ変換器
２２からのディジタル信号の零クロス点間の時間間隔、
すなわちＰｌ ・１２間、Ｐ２・１３間・・・の時間間
隔Ｔｘを順次計測し、それらの時間間隔を表わす計数値
を上記復調出力に対応したディジタル信号として出力す
るように構成される。ＦＭ信号は情報を周波数偏移、つ
まり周期変化の形で有しているので、上記のように零ク
ロス点間の時間間隔を計測し、その時間間隔を表わすデ
ィジタル信号をＤ／Ａ変換器２５でアナログ信号に変換
する操作は、復調動作にほかならない。ここで、零クロ
ス点の検出は対象とするディジタル信号が時間的に離散
的なサンプリング系列であるため、Ａ／Ｄ変換器２２よ
り出力されるディジタル信号から直接行なうことはでき
ない。
そこで、この実施例では零クロス点を内挿により推定し
、それに基いて上記の時間間隔を計測する。
、それに基いて上記の時間間隔を計測する。
すなわち、第４図（ｂ）に示すように例えば零クロス点
Ｐ１ ・１２間の時間間隔をめる場合は、まずディジタ
ル信号の極性が負から正へと変化した直後のサンプル点
（零クロス点Ｐ１の次のサンプル点）Ｂｌから、次に極
性が変化する直前のサンプル点（零クロス点Ｐ２の前の
サンプル点）Ａ２までの時間間隔Ｔｏを計測する。そし
て、零クロス点Ｐ１．Ｐ２をそれらを挟む正負２つのサ
ンプル点のディジタル信号値から内挿により推定し、サ
ンプル点Ｂ１とその直前の零クロス点Ｐ１どの時間間隔
Ｔ１、およびサンプル点Ａ２とその直後の零クロス点Ｐ
２との時間間隔Ｔ２を計測する。これらの時間間隔Ｔ＋
、Ｔ２はそれぞれＴ１＝８１ ／ （ＡＩ ＋８１
）。
Ｐ１ ・１２間の時間間隔をめる場合は、まずディジタ
ル信号の極性が負から正へと変化した直後のサンプル点
（零クロス点Ｐ１の次のサンプル点）Ｂｌから、次に極
性が変化する直前のサンプル点（零クロス点Ｐ２の前の
サンプル点）Ａ２までの時間間隔Ｔｏを計測する。そし
て、零クロス点Ｐ１．Ｐ２をそれらを挟む正負２つのサ
ンプル点のディジタル信号値から内挿により推定し、サ
ンプル点Ｂ１とその直前の零クロス点Ｐ１どの時間間隔
Ｔ１、およびサンプル点Ａ２とその直後の零クロス点Ｐ
２との時間間隔Ｔ２を計測する。これらの時間間隔Ｔ＋
、Ｔ２はそれぞれＴ１＝８１ ／ （ＡＩ ＋８１
）。
Ｔ２ ＝Ａ２ ／ （Ａ２ ＋８２ ＞によりめること
ができる。このようにしてめられた３つの時間間隔Ｔｏ
、Ｔｓ 、Ｔ２を加算すれば、零クロス点Ｐ１とＰ２
との間の時間間隔Ｔｘがめられることになる。
ができる。このようにしてめられた３つの時間間隔Ｔｏ
、Ｔｓ 、Ｔ２を加算すれば、零クロス点Ｐ１とＰ２
との間の時間間隔Ｔｘがめられることになる。
第５図はこの原理に基くディジタル演算回路２４の具体
的な構成例を示すものである。第５図において、第２図
におけるＡ／Ｄ変換器２２から出力されるディジタル信
号４１は極性変化検出回路４２に入力され、例えばディ
ジタル信号４１の極性ビットの１１１Ｚ１“Ｏ１１の状
態から極性変化のタイミングが検出される。この極性変
化検出回路４２の検出パルスは、一方においてカウンタ
４３へのリセット信号およびラッチ４４へのラッチパル
スとなる。カウンタ４３は一定周期のクロックを計数し
て第４図（ｂ）における時間間隔Ｔｏを計測する。この
Ｔｏの計数値はラッチ４４に保持され、零クロス点Ｐ１
・１２間の時間間隔Ｔｘに関する上位ビット出力４５
として取出される。
的な構成例を示すものである。第５図において、第２図
におけるＡ／Ｄ変換器２２から出力されるディジタル信
号４１は極性変化検出回路４２に入力され、例えばディ
ジタル信号４１の極性ビットの１１１Ｚ１“Ｏ１１の状
態から極性変化のタイミングが検出される。この極性変
化検出回路４２の検出パルスは、一方においてカウンタ
４３へのリセット信号およびラッチ４４へのラッチパル
スとなる。カウンタ４３は一定周期のクロックを計数し
て第４図（ｂ）における時間間隔Ｔｏを計測する。この
Ｔｏの計数値はラッチ４４に保持され、零クロス点Ｐ１
・１２間の時間間隔Ｔｘに関する上位ビット出力４５
として取出される。
一方、Ａ／Ｄ変換器２２からのディジタル信号はさらに
１サンプル遅延回路４６を介してラッチ４７．４８に入
力される。ラッチ４７は極性変化点検出回路４２の検出
パルスのタイミングで、またラッチ４８はこの検出出力
を１サンプル遅延回路４９で遅延したパルスのタイミン
グで、それぞれラッチ動作を行なう。これによりラッチ
４７゜４８には例えばＡ１．’Ｂ１の値が保持される。
１サンプル遅延回路４６を介してラッチ４７．４８に入
力される。ラッチ４７は極性変化点検出回路４２の検出
パルスのタイミングで、またラッチ４８はこの検出出力
を１サンプル遅延回路４９で遅延したパルスのタイミン
グで、それぞれラッチ動作を行なう。これによりラッチ
４７゜４８には例えばＡ１．’Ｂ１の値が保持される。
これらのラッチ４７．４８の出力は演算回路５０゜５１
に共通に与えられ、これらの演算回路５０゜５１でそれ
ぞれ第４図（１））における時間間隔ＴＩ 、Ｔ２が算
出される。そして、°１サンプル遅延回路４９の出力パ
ルスをさらに遅延する１サンプル遅延回路５２の出力パ
ルスのタイミングで演算回路５１の出力がラッチ５３で
保持され、これと演算回路５０の出力とが力準器５４で
加算されることによって、時間間隔Ｔｘに関する下位ビ
ット出力５５が得られる。
に共通に与えられ、これらの演算回路５０゜５１でそれ
ぞれ第４図（１））における時間間隔ＴＩ 、Ｔ２が算
出される。そして、°１サンプル遅延回路４９の出力パ
ルスをさらに遅延する１サンプル遅延回路５２の出力パ
ルスのタイミングで演算回路５１の出力がラッチ５３で
保持され、これと演算回路５０の出力とが力準器５４で
加算されることによって、時間間隔Ｔｘに関する下位ビ
ット出力５５が得られる。
こうして得られた上位および下位ビット出力４５．５５
が合成され、時間間隔Ｔｘを表わす計 ゛数値がディジ
タル演算回路２４の出力５６として取出される。この場
合、時間間隔はＡ／Ｄ変換器２２の変換精度と同等の精
度でまるので、Ａ／Ｄ変換器２２に供給されるサンプリ
ングクロックの周波数はサンプリング定理で規定される
値、すなわち入力変調信号の最高周波数の２倍以上であ
ればよい。
が合成され、時間間隔Ｔｘを表わす計 ゛数値がディジ
タル演算回路２４の出力５６として取出される。この場
合、時間間隔はＡ／Ｄ変換器２２の変換精度と同等の精
度でまるので、Ａ／Ｄ変換器２２に供給されるサンプリ
ングクロックの周波数はサンプリング定理で規定される
値、すなわち入力変調信号の最高周波数の２倍以上であ
ればよい。
このように、入力される変調信号をディジタル信号に変
換した後、ディジタル演算によって復調出力に対応した
ディジタル信号を生成し、これをアナログ信号に変換し
て復調出力を得るようにすることにより、従来のアナロ
グ処理による復調回路で見られたようなフィードスルー
がなくなるので、例えば第１図に示したように変調信号
（ＦＭ信号）１１と復調出力１２との周波数スペクトル
が一部で重なっても、ビート妨害等のない安定な復調が
可能となる。また、第６図（ａ）に示すように変調信号
１１の下側波帯と復調出力１２とが完全に重なったよう
な場合、さらには同図（ｂ）に示すように変調信号１１
の下側波帯を制限して単側波帯に近い形にしたものと復
調出力１２とがほとんど重なっているような場合にも、
安定・良好な復調が可能である。このようにして伝送帯
域の利用効率が大幅に改善される。
換した後、ディジタル演算によって復調出力に対応した
ディジタル信号を生成し、これをアナログ信号に変換し
て復調出力を得るようにすることにより、従来のアナロ
グ処理による復調回路で見られたようなフィードスルー
がなくなるので、例えば第１図に示したように変調信号
（ＦＭ信号）１１と復調出力１２との周波数スペクトル
が一部で重なっても、ビート妨害等のない安定な復調が
可能となる。また、第６図（ａ）に示すように変調信号
１１の下側波帯と復調出力１２とが完全に重なったよう
な場合、さらには同図（ｂ）に示すように変調信号１１
の下側波帯を制限して単側波帯に近い形にしたものと復
調出力１２とがほとんど重なっているような場合にも、
安定・良好な復調が可能である。このようにして伝送帯
域の利用効率が大幅に改善される。
第７図はこの発明の他の実施例を示すもので、入力端子
２１に入力されるディジタル信号をリミッタ７１により
方形波とし、さらに積分器７２で積分して第８図に示す
ごとく三角波にした後、Ａ／Ｄ変換器２２に入力するよ
うにしたものである。このようにすると、第４図（ｂ）
で説明したような零クロス点の内挿による推定をより正
確に行なうことができ、さらに良好な復調が可能となる
。
２１に入力されるディジタル信号をリミッタ７１により
方形波とし、さらに積分器７２で積分して第８図に示す
ごとく三角波にした後、Ａ／Ｄ変換器２２に入力するよ
うにしたものである。このようにすると、第４図（ｂ）
で説明したような零クロス点の内挿による推定をより正
確に行なうことができ、さらに良好な復調が可能となる
。
また、上記説明ではＡ／Ｄ変換器２２の出力信号の零ク
ロス点を推定するのに、零クロス点近傍の波形を直線と
見なして内挿を行なったが、Ａ／Ｄ変換器２２のサンプ
リング間隔を短くして入力変調信号波形を正弦波と仮定
し、上記零クロス点を正弦波の零クロス点として計算に
よりめることも可能である。
ロス点を推定するのに、零クロス点近傍の波形を直線と
見なして内挿を行なったが、Ａ／Ｄ変換器２２のサンプ
リング間隔を短くして入力変調信号波形を正弦波と仮定
し、上記零クロス点を正弦波の零クロス点として計算に
よりめることも可能である。
この発明は上記実施例に限定されるものではなく、要旨
を逸説しない範囲で種々変形実施が可能である。例えば
実施例では入力の変調信号の波形をそのままＡ／Ｄ変換
器でディジタル信号に変換したが、変調信号がＦＭ信号
の場合、周期を計測してディジタル信号としてもよい。
を逸説しない範囲で種々変形実施が可能である。例えば
実施例では入力の変調信号の波形をそのままＡ／Ｄ変換
器でディジタル信号に変換したが、変調信号がＦＭ信号
の場合、周期を計測してディジタル信号としてもよい。
但し、その場合にはＡ／Ｄ変換に要求される量子化ビッ
ト数をｎとしたとき、入力変調信号の周期を１／２ｎの
細かさで計測する必要がある。換言すれば、ＦＭ信号の
周波数偏移の２ｎ倍の周波数のクロックが必要となる。
ト数をｎとしたとき、入力変調信号の周期を１／２ｎの
細かさで計測する必要がある。換言すれば、ＦＭ信号の
周波数偏移の２ｎ倍の周波数のクロックが必要となる。
−例として現在一般に用いられているＶＴＲでは、ＦＭ
搬送波周波数は８Ｍ）−１２程度、周波数偏移は±ＩＭ
Ｈｚ程度であるから、周波数変化範囲７〜９ＭＨｚに対
応して周期の変化範囲は約１５９〜１１１ｎＳとなり、
変化幅は４Ｂｎｓとなる。これを仮に８ピッ１−のディ
ジタル信号に変換するとすれば４８ｎＳ／２日＝０．１
８７ｎｓとなり、５．３ＧＨ２のクロック周波数が必要
である。
搬送波周波数は８Ｍ）−１２程度、周波数偏移は±ＩＭ
Ｈｚ程度であるから、周波数変化範囲７〜９ＭＨｚに対
応して周期の変化範囲は約１５９〜１１１ｎＳとなり、
変化幅は４Ｂｎｓとなる。これを仮に８ピッ１−のディ
ジタル信号に変換するとすれば４８ｎＳ／２日＝０．１
８７ｎｓとなり、５．３ＧＨ２のクロック周波数が必要
である。
これに対し、先の実施例によればＡ／Ｄ変換のためのク
ロックの周波数は前述のように変調信号の最高周波数の
２倍以上であればよく、上記ＶＴＲの場合を例にとれば
１８ＭＨｚでよいことなる。
ロックの周波数は前述のように変調信号の最高周波数の
２倍以上であればよく、上記ＶＴＲの場合を例にとれば
１８ＭＨｚでよいことなる。
また、この発明の復調回路はＦＭ信号の復調のみでなく
、ＰＭ（位相変調）信号の復調あるいはＡＭ（振幅変調
）信号の復調にも適用でき、その場合も同様な効果が得
られる。
、ＰＭ（位相変調）信号の復調あるいはＡＭ（振幅変調
）信号の復調にも適用でき、その場合も同様な効果が得
られる。
第１図は低搬送波ＦＭ方式における変調信号および復調
出力の周波数スペクトラムを示す図、第２図はこの発明
の一実施例に係る復調回路の構成を示す図、第３図は同
実施例におけるクロック発生回路の具体的構成例を示す
図、第４図（ａ）（ｂ）は同実施例におけるディジタル
演算回路の動作原理を説明するための図、第５図はディ
ジタル演算回路の具体的構成例を示す図、第６図（ａ）
（ｂ）はこの発明の復調回路に適合する変調信号および
復調出力の周波数スペクトルを示す図、第７図はこの発
明の他の実施例に係る復調回路の構成を示す図、第８図
は同実施例においてＡ／Ｄ変換器に入力される変調信号
の波形を示す図である。 １１・・・変調信号、１２・・・復調出力、２１・・・
変調信号入力端子、２２・・・Ａ／Ｄ変換器、２３・・
・クロック発生回路、２４・・・ディジタル演算回路、
２５・・・Ｄ／Ａ変換器、２６・・・出力端子、７１・
・・リミッタ、７２・・・積分器。 出願人代理人 弁理士 鈴江武彦 第１ 図 第２図 第３図 篤４ 図 （ａ） （ｂ）
出力の周波数スペクトラムを示す図、第２図はこの発明
の一実施例に係る復調回路の構成を示す図、第３図は同
実施例におけるクロック発生回路の具体的構成例を示す
図、第４図（ａ）（ｂ）は同実施例におけるディジタル
演算回路の動作原理を説明するための図、第５図はディ
ジタル演算回路の具体的構成例を示す図、第６図（ａ）
（ｂ）はこの発明の復調回路に適合する変調信号および
復調出力の周波数スペクトルを示す図、第７図はこの発
明の他の実施例に係る復調回路の構成を示す図、第８図
は同実施例においてＡ／Ｄ変換器に入力される変調信号
の波形を示す図である。 １１・・・変調信号、１２・・・復調出力、２１・・・
変調信号入力端子、２２・・・Ａ／Ｄ変換器、２３・・
・クロック発生回路、２４・・・ディジタル演算回路、
２５・・・Ｄ／Ａ変換器、２６・・・出力端子、７１・
・・リミッタ、７２・・・積分器。 出願人代理人 弁理士 鈴江武彦 第１ 図 第２図 第３図 篤４ 図 （ａ） （ｂ）
Claims (1)
- 【特許請求の範囲】 （１）入力される変調信号をディジタル信号に変換する
Ａ／Ｄ変換器と、このＡ／Ｄ変換器から出力されるディ
ジタル信号を受けて前記変調信号についての復調出力に
対応したディジタル信号を得るディジタル演算回路と、
このディジタル演算回路から出力されるディジタル信号
をアナログ信号に噴換して復調出力を得るＤ／Ａ変換器
とを備えたことを特徴とする復調回路。 （２Ｊ Ａ／Ｄ変換器に入力される変調信号は周波数変
調信号であり、ディジタル演算回路はＡ／Ｄ変換器から
出力されるディジタル信号の零クロス点間の時間間隔を
順次計測し、その時間間隔を表わす計数値を前記復調出
力に対応したディジタル信号として出力するものである
ことを特徴とする特許請求の範囲第１項記載の復調回路
。 （３）ディジタル演算回路はＡ／Ｄ変換器から出力され
るディジタル信号の極性が変化した直後のサンプル点で
ある第１のサンプル点から次に極性が変化する直前のサ
ンプル点である第２のサンプル点までの時間間隔を計測
するとともに、Ａ／Ｄ変換器から出力されるディジタル
信号の零クロス点を当該零クロス点を挟む正負２つのサ
ンプル点のディジタル信号値から内挿により推定し、上
記第１のサンプル屯とその直前の零クロス点との時間間
隔および上記第２のサンプル点とその直後の零クロス点
との時間間隔を計測し、これら２つの時間間隔を第１の
サンプル点と第２のサンプル点との時間間隔と加算して
零クロス点間の時間間隔をめるものであることを特徴と
する特許請求の範囲第２項記載の復調回路。 （４）Ａ／Ｄ変換器に入力される変調信号は三角波に変
換されたものであることを特徴とする特許請求の範囲第
２項または第３項記載の復調回路。 （５）Ａ／Ｄ変換器に入力される変調信号は低搬送波周
波数変調方式により変調されたものであることを特徴と
する特許請求の範囲第１項、第２項。 第３項または第４項記載の復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061684A JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061684A JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60194809A true JPS60194809A (ja) | 1985-10-03 |
| JPH0262961B2 JPH0262961B2 (ja) | 1990-12-27 |
Family
ID=12863904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5061684A Granted JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194809A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1059726A1 (en) * | 1999-06-11 | 2000-12-13 | Pioneer Corporation | FM demodulator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140706A (en) * | 1980-04-04 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Fm demodulator |
-
1984
- 1984-03-16 JP JP5061684A patent/JPS60194809A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140706A (en) * | 1980-04-04 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Fm demodulator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1059726A1 (en) * | 1999-06-11 | 2000-12-13 | Pioneer Corporation | FM demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262961B2 (ja) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419680B1 (en) | Frequency modulator | |
| US3654564A (en) | Receiver including an n-phase demodulator | |
| US3991409A (en) | Digital storage system for high frequency signals | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US4721904A (en) | Digital phase difference detecting circuit | |
| US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| US3970945A (en) | Method and apparatus for demodulating PSK modulated oscillations | |
| JPH0262961B2 (ja) | ||
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| JP2507002B2 (ja) | 直角二相変調器 | |
| US5210619A (en) | Chroma phase modulator | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPS6046157A (ja) | 準同期検波回路 | |
| JPH0129341B2 (ja) | ||
| JPS5829030B2 (ja) | Ｍｓｋ変調装置 | |
| JPH099285A (ja) | 自動位相調整回路 | |
| JPH0969858A (ja) | 信号生成器 | |
| JPS63116542A (ja) | 搬送波再生回路 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| JPS5835408B2 (ja) | 差動位相変調波の復調用ａｆｃ回路 | |
| JPH0918442A (ja) | 直交度測定装置 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS5915536B2 (ja) | デイジタル位相同期ル−プ |