JPS60200154A - ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ - Google Patents
ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサInfo
- Publication number
- JPS60200154A JPS60200154A JP59259046A JP25904684A JPS60200154A JP S60200154 A JPS60200154 A JP S60200154A JP 59259046 A JP59259046 A JP 59259046A JP 25904684 A JP25904684 A JP 25904684A JP S60200154 A JPS60200154 A JP S60200154A
- Authority
- JP
- Japan
- Prior art keywords
- source
- substrate
- back side
- drain regions
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Weting (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｓｊ ＦＥＴ技術を基礎とする化学又は電気
化学センサに係り、特に、溶液中の水素イオン（ｐ Ｉ
（）及びその他のイオン活動度を測定する装置の構造に
係る。
化学センサに係り、特に、溶液中の水素イオン（ｐ Ｉ
（）及びその他のイオン活動度を測定する装置の構造に
係る。
従来の技術
このような装置は、ｌ５ＦＥＴ（イオン選択性電界効果
１−ランジスタ）として知られており、従来の絶縁ゲー
トＦＥＴと同様のものであるが、金属グー１〜電極が除
去されそしてゲート領域が適当な絶縁フィルムで覆われ
ている点が相違している。この絶縁層は、イオン選択性
の感知膜として働く。
１−ランジスタ）として知られており、従来の絶縁ゲー
トＦＥＴと同様のものであるが、金属グー１〜電極が除
去されそしてゲート領域が適当な絶縁フィルムで覆われ
ている点が相違している。この絶縁層は、イオン選択性
の感知膜として働く。
ＰＨセンサとして使用する場合には、ｌ５ＦＥＴを電解
液中に沈めなければならないが、電解液によって装置の
前面に通常の電気接続が生しることを考えると、これは
非常に有害な環境である。
液中に沈めなければならないが、電解液によって装置の
前面に通常の電気接続が生しることを考えると、これは
非常に有害な環境である。
それ故、電気回路と電解液との接触を最小限［こして、
装置の完全性、安定性及び信頼性を確保するようにＩ
Ｓ Ｆ ｌ”： Ｔを設ｎ１することが望ましい。
装置の完全性、安定性及び信頼性を確保するようにＩ
Ｓ Ｆ ｌ”： Ｔを設ｎ１することが望ましい。
これまで、Ｉ Ｓ Ｆ Ｅ Ｔが曝される環境と、これ
に関連した電気回路との間に所望の分離をｊ４えるため
に、多数の試みがなされている。これらは一般に生医学
の分野におけるものであり、金属化されたソース及びド
レインのポンディングパッドをグー１−領域から数ミリ
メータ離して配置し、拡散シリコン導体を通じて電気的
な接続を行うといった解決策である。これらの装置の場
合、パン１〜を形成する金属化面は、エポキシ又はシリ
コーンゴムを用いることによって環境から保護される。
に関連した電気回路との間に所望の分離をｊ４えるため
に、多数の試みがなされている。これらは一般に生医学
の分野におけるものであり、金属化されたソース及びド
レインのポンディングパッドをグー１−領域から数ミリ
メータ離して配置し、拡散シリコン導体を通じて電気的
な接続を行うといった解決策である。これらの装置の場
合、パン１〜を形成する金属化面は、エポキシ又はシリ
コーンゴムを用いることによって環境から保護される。
この解決策によれば、一般に、厚みが１５０ミクロンで
、ＩＩＪが５００ミクロンで、長さが６００ミクロンの
細長いプローブが形成される。このようなプローブは医
学の分野には適しているが、ゲート領域から延びている
導体の経路が比較的長いことによって大きなリードイン
ピーダンスを呈するので、研究室や工業的な用途につい
ては欠点がある。又、これらのプローブは、医学以外の
分野で見受ける非常に過酷な環境で作動させる場合に必
要とされる耐久性及び信頼性に欠ける。
、ＩＩＪが５００ミクロンで、長さが６００ミクロンの
細長いプローブが形成される。このようなプローブは医
学の分野には適しているが、ゲート領域から延びている
導体の経路が比較的長いことによって大きなリードイン
ピーダンスを呈するので、研究室や工業的な用途につい
ては欠点がある。又、これらのプローブは、医学以外の
分野で見受ける非常に過酷な環境で作動させる場合に必
要とされる耐久性及び信頼性に欠ける。
′ 上記したように、公知の装置は、典型的に、Ｉ Ｓ
Ｆ Ｅ Ｔの前面（化学的又は電気化学的に反応する
面）に接触部を使用している。従って、回路のリードも
しくは回路の素子を環境から隔離するような保護が必要
とされる。成る場合には、装置の背面から接触を行うこ
とによってこの保護が試みられている。例えば、これは
、装置全体にわたってレーザ加」ニされた穴を用いるか
、或いは、装置を通してアルミニウムイオンを移動させ
て、ソース及びドレインに接触させることによって′行
われている。これらの方法はいずれも前面の破壊や或い
は機械的強度のない領域をもたらすという欠点がある。
Ｆ Ｅ Ｔの前面（化学的又は電気化学的に反応する
面）に接触部を使用している。従って、回路のリードも
しくは回路の素子を環境から隔離するような保護が必要
とされる。成る場合には、装置の背面から接触を行うこ
とによってこの保護が試みられている。例えば、これは
、装置全体にわたってレーザ加」ニされた穴を用いるか
、或いは、装置を通してアルミニウムイオンを移動させ
て、ソース及びドレインに接触させることによって′行
われている。これらの方法はいずれも前面の破壊や或い
は機械的強度のない領域をもたらすという欠点がある。
この点については、ゲー１へ膜の汚れを招くような汚染
物の影響を回避するために、平らな前面が所望されるこ
とを指摘しておく。
物の影響を回避するために、平らな前面が所望されるこ
とを指摘しておく。
発明の目的
本発明の目的は、機械的に強度のある平らな前面を維持
しつつも接触部を保護したＩ Ｓ ＦｒΣ′Ｉ゛プロー
ブを形成する方法及び手段を提供することである。特に
、本発明の目的は、ｌ５ＦＥＴプローブのソース及びド
レイン領域に対して背面接触部を形成する方法であって
、プローブの安定性及び耐久性に影響を及ぼす機械的又
は電気的な問題を招かないような方法を提供することで
ある。
しつつも接触部を保護したＩ Ｓ ＦｒΣ′Ｉ゛プロー
ブを形成する方法及び手段を提供することである。特に
、本発明の目的は、ｌ５ＦＥＴプローブのソース及びド
レイン領域に対して背面接触部を形成する方法であって
、プローブの安定性及び耐久性に影響を及ぼす機械的又
は電気的な問題を招かないような方法を提供することで
ある。
発明の構成
ソース及び１へレイン領域に対する外部からの電気的接
触が、背面からソース及びドレイン領域へエツチングさ
れた個々の穴を通して行われ、上記穴には側壁分離体が
設けられ、上記側壁の面は金属化領域で覆われていてこ
の金属化領域がＩＳＦ Ｅ Ｔの背面に設けられた接触
パッドまで延びているようなＪ ５ＦＥＴ構造体が提供
される。このＴ Ｓ Ｆ Ｅ Ｔは、（１，００）の向
きの結晶構造を有するシリコン基体を用いることによっ
て製造される。ソース及びドレイン領域まで穴をエツチ
ングし、これら領域にあるエツチング停止体によってエ
ツチング工程を終らせるためには、結晶の向きに基づく
エツチングが必要とされる。次いで、穴の側壁にドープ
した領域を形成して基体からの分離を与え、そして側壁
に金属化領域を布設して外部接触部を形成する。
触が、背面からソース及びドレイン領域へエツチングさ
れた個々の穴を通して行われ、上記穴には側壁分離体が
設けられ、上記側壁の面は金属化領域で覆われていてこ
の金属化領域がＩＳＦ Ｅ Ｔの背面に設けられた接触
パッドまで延びているようなＪ ５ＦＥＴ構造体が提供
される。このＴ Ｓ Ｆ Ｅ Ｔは、（１，００）の向
きの結晶構造を有するシリコン基体を用いることによっ
て製造される。ソース及びドレイン領域まで穴をエツチ
ングし、これら領域にあるエツチング停止体によってエ
ツチング工程を終らせるためには、結晶の向きに基づく
エツチングが必要とされる。次いで、穴の側壁にドープ
した領域を形成して基体からの分離を与え、そして側壁
に金属化領域を布設して外部接触部を形成する。
実施例
第１図は、本発明に基づいて製造した場合に得られる望
ましい構造をもったＩ Ｓ ＦＥＴチップ１０の断面図
である。基体１２は、（１００）の向きのシリコン結晶
で、Ｎ−８ｉと示されている。
ましい構造をもったＩ Ｓ ＦＥＴチップ１０の断面図
である。基体１２は、（１００）の向きのシリコン結晶
で、Ｎ−８ｉと示されている。
基体の前面には、後に詳述する多数の酸化物１４及び窒
化シリコンもしくは酸化アルミニウムのごときイオン感
知膜１６が順次コーティングされている。この基体は、
Ｐ＋ドレイン領域１８とＰ＋ソース領域２０を持つよう
にドープされている。
化シリコンもしくは酸化アルミニウムのごときイオン感
知膜１６が順次コーティングされている。この基体は、
Ｐ＋ドレイン領域１８とＰ＋ソース領域２０を持つよう
にドープされている。
ドレインとソースの間の領域には、電界酸化物の中に窓
があり、そこでは、ゲート酸化物２２がイオン感知膜の
もとで成長している。基体１２の背面には、電界酸化物
の被膜があり、この被膜は、Ｎ十領域２６に対する基体
接触部２４を設けるように窓が開けられている。ソース
接触部２８及びドレイン接触部３０に対して別の窓が設
けられている。上記２つの接触部は、第１図に示すピラ
ミッド型の穴を形成するようにｌ５ＦＥＴの背面にエツ
チングされた穴を通して作られる。上記穴の側壁には、
第１図に示すように基体を分離するための分離Ｐ十領域
がある。側壁の分離Ｐ十領域の」二には、ｌ５ＦＥＴの
背面からソースとドレインの両方に電気的接触させるた
めに金属化領域が付着される。この金属化領域は、Ｉ
Ｓ Ｆ Ｅ Ｔチップをプローブに接続するのに必要な
回路リードをワイヤボンディングするための接触領域又
はパラ１−を構成するように側壁から背面へと支持され
る。
があり、そこでは、ゲート酸化物２２がイオン感知膜の
もとで成長している。基体１２の背面には、電界酸化物
の被膜があり、この被膜は、Ｎ十領域２６に対する基体
接触部２４を設けるように窓が開けられている。ソース
接触部２８及びドレイン接触部３０に対して別の窓が設
けられている。上記２つの接触部は、第１図に示すピラ
ミッド型の穴を形成するようにｌ５ＦＥＴの背面にエツ
チングされた穴を通して作られる。上記穴の側壁には、
第１図に示すように基体を分離するための分離Ｐ十領域
がある。側壁の分離Ｐ十領域の」二には、ｌ５ＦＥＴの
背面からソースとドレインの両方に電気的接触させるた
めに金属化領域が付着される。この金属化領域は、Ｉ
Ｓ Ｆ Ｅ Ｔチップをプローブに接続するのに必要な
回路リードをワイヤボンディングするための接触領域又
はパラ１−を構成するように側壁から背面へと支持され
る。
本発明のｌ５ＦＥＴの構造は、一般に、標準的な長チャ
ンネルＦＥＴ技術に従うものであるが、ソース及びドレ
イン領域へ電気的接続を行う手段は設けられていない。
ンネルＦＥＴ技術に従うものであるが、ソース及びドレ
イン領域へ電気的接続を行う手段は設けられていない。
この点については、上記の問題を回避するように本発明
が利用される。従って、電気的接触部は、ｌ５ＦＥＴの
前面が破壊されたり弱くされたりしないようにして設け
られる。
が利用される。従って、電気的接触部は、ｌ５ＦＥＴの
前面が破壊されたり弱くされたりしないようにして設け
られる。
本発明のｌ５ＦＥＴを製造する方法について以下で詳細
に説明するように、ソース及びドレイン接触部に対して
背面から貫通穴をエツチングするプロセスは、エツチン
グ停止体によりソース及びトレインの境界で停止される
。このエツチング停止作用を与える好ましい方法は、ソ
ース及びドレイン領域に高濃度のホウ素をもたせるよう
にドープすることであると分かった。この点について、
本発明者は、エツチング剤であるエチレンジアミン−ピ
ロカテコール−水と共に、５Ｘ１０”ｃｍ−３以上のホ
ウ素濃度を使用した。
に説明するように、ソース及びドレイン接触部に対して
背面から貫通穴をエツチングするプロセスは、エツチン
グ停止体によりソース及びトレインの境界で停止される
。このエツチング停止作用を与える好ましい方法は、ソ
ース及びドレイン領域に高濃度のホウ素をもたせるよう
にドープすることであると分かった。この点について、
本発明者は、エツチング剤であるエチレンジアミン−ピ
ロカテコール−水と共に、５Ｘ１０”ｃｍ−３以上のホ
ウ素濃度を使用した。
本発明のｌ５ＦＥＴを製造する好ましいプロセスを以下
に説明する。
に説明する。
１、結晶方向が（１００）で、抵抗率が約３Ωｃｍで、
直径が２インチで、厚みが６ミルのＮ型シリコンウェー
ハ（両面光沢仕」二げ）で出発する。
直径が２インチで、厚みが６ミルのＮ型シリコンウェー
ハ（両面光沢仕」二げ）で出発する。
２、第２Ａ図に示すように、前面及び背面の両方に湿っ
た酸素中で電界酸化物を７．０００人の厚みまで成長さ
せる。
た酸素中で電界酸化物を７．０００人の厚みまで成長さ
せる。
３、整列の目的で完全に貫通する穴をエツチングする。
４、第２Ｂ図に示すように、窓を開ける領域以外のとこ
ろにホトレジストを被覆し、次いで、この領域をエツチ
ングすることにより、ソース−ドレイン拡散工程のため
の窓を前面の電界酸化物中に開ける。
ろにホトレジストを被覆し、次いで、この領域をエツチ
ングすることにより、ソース−ドレイン拡散工程のため
の窓を前面の電界酸化物中に開ける。
５、シラン及び酸素並びに１〜−ブ剤としてのＢ、Ｈ，
及びホウ素の供給源を用いて化学的に蒸着することによ
り、ホウ素のドープされた二酸化シリコンを付着する。
及びホウ素の供給源を用いて化学的に蒸着することによ
り、ホウ素のドープされた二酸化シリコンを付着する。
第２Ｃ図に示すように、ホウ素のドープされた二酸化シ
リコンを２５００人の厚みに付着し、そして厚み２５０
０人のドープされない別の二酸化シリコンで覆う。化学
蒸着プロセスでは、全水酸化物に対し１０％のジブロマ
ンを使用する。
リコンを２５００人の厚みに付着し、そして厚み２５０
０人のドープされない別の二酸化シリコンで覆う。化学
蒸着プロセスでは、全水酸化物に対し１０％のジブロマ
ンを使用する。
６、ホウ素拡散プロセスの段階を１１７５°Ｃで９０分
間行い、第２Ｄ図に示すように、形成されるＰ＋のソー
ス及びドレイン領域に対する厚みを４−６μにする。
間行い、第２Ｄ図に示すように、形成されるＰ＋のソー
ス及びドレイン領域に対する厚みを４−６μにする。
７、ホトレジスト及びエツチング剤を用いてチャンネル
停止体のための別の窓を前面にエツチングし、第２Ｄ図
のＮ十領域３６を形成する。
停止体のための別の窓を前面にエツチングし、第２Ｄ図
のＮ十領域３６を形成する。
８、基体接触部のための別の窓を背面にエツチングする
。これは、第２Ｄ図のＮ十領域３８を形成することによ
って行う。
。これは、第２Ｄ図のＮ十領域３８を形成することによ
って行う。
９、固体供給源を用いて９５０℃で３０分間前面及び背
面に燐の拡散を行なう。この付着に続いて、］、 １０
０℃で３０分間行なう。これにより、第２Ｄ図のＮ十領
域３６及び３８が形成される。
面に燐の拡散を行なう。この付着に続いて、］、 １０
０℃で３０分間行なう。これにより、第２Ｄ図のＮ十領
域３６及び３８が形成される。
１０、第２Ｅ図に示すように、エツチングしない部分を
覆うようにホトレジストを用いて、ソース及びドレイン
領域に対向したところで背面上の酸化物に窓を開ける。
覆うようにホトレジストを用いて、ソース及びドレイン
領域に対向したところで背面上の酸化物に窓を開ける。
１１、背面からソース及びドレイン領域に届くようにシ
リコン基体に穴をエツチングする。エチレンジアミン−
ピロカテコール−水をエツチング剤として用いる。ソー
ス及びドレインのホウ素濃度により、このエツチングは
ソース及びドレイン領域で終了する。このエツチングプ
ロセスにより、第２Ｆ図に示すように、側壁の」二に張
り出す酸化物領域が形成される。
リコン基体に穴をエツチングする。エチレンジアミン−
ピロカテコール−水をエツチング剤として用いる。ソー
ス及びドレインのホウ素濃度により、このエツチングは
ソース及びドレイン領域で終了する。このエツチングプ
ロセスにより、第２Ｆ図に示すように、側壁の」二に張
り出す酸化物領域が形成される。
１２、この張り出し領域は、第２Ｇ図に示すように、エ
ツチングによって除去する。
ツチングによって除去する。
１３、穴の側壁にＮ十領域を形成し、Ｎ型シリコン基体
を、形成すべき接触部から分離させる。
を、形成すべき接触部から分離させる。
従って、エツチングされた穴の側壁にソース及びドレイ
ン領域が形成される。これを行なうプロセスは、ソース
及びドレイン領域を形成するプロセスと同じである。こ
のようにして、ホウ素のドープされた二酸化シリコンが
背面に布設され、第２Ｈ図に示すように、ドープされな
い二酸化シリコンで覆われる。
ン領域が形成される。これを行なうプロセスは、ソース
及びドレイン領域を形成するプロセスと同じである。こ
のようにして、ホウ素のドープされた二酸化シリコンが
背面に布設され、第２Ｈ図に示すように、ドープされな
い二酸化シリコンで覆われる。
１４、側壁に向かって１１００℃で３０分間拡散を進め
る。
る。
］５．第２工図に示すように、ゲートを設けるために、
前面の酸化物層にエツチングによって窓を開ける。
前面の酸化物層にエツチングによって窓を開ける。
１６、第２Ｊ図に示すように、乾燥ゲート酸化物２２を
成長させる。
成長させる。
１７、第２Ｊ図に示すように、前面にイオン感知膜を付
着する。この膜は、例えば、ｌ５ＦＥＴをｐ Ｈ測定に
使用する場合には、窒化シリコンもしくは酸化アルミニ
ウムである。
着する。この膜は、例えば、ｌ５ＦＥＴをｐ Ｈ測定に
使用する場合には、窒化シリコンもしくは酸化アルミニ
ウムである。
１８、種々の酸化物層をエツチングで除去することによ
り背面に接触領域を開ける６１９、穴の側壁及びこれに
関連した背面領域を含む接触領域を、第１図に示すよう
にソース、トレイン及び基体領域へ外部から回路接続す
るための接触パッドとして金属化する。
り背面に接触領域を開ける６１９、穴の側壁及びこれに
関連した背面領域を含む接触領域を、第１図に示すよう
にソース、トレイン及び基体領域へ外部から回路接続す
るための接触パッドとして金属化する。
上記のプロセスで形成したｌ５ＦＥＴを使用するために
は、−ＩＳＦＥＴチップをホルダもしくはプローブ組立
体に取り付けることが必要である。
は、−ＩＳＦＥＴチップをホルダもしくはプローブ組立
体に取り付けることが必要である。
このプローブは、第３図に示す構造を有し、ｌ５ＦＥＴ
チツプがヘッダ４２に取り付けられて示されている。チ
ップが取り付けられたヘッダは、エポキシ又はシリコン
４３と共に、プローブ本体の端に詰め込まれ、絶縁され
たり一ド４６がプローブ本体の長さ方向に延びていて、
シール及び支持を行なうために他の領域にエポキシが使
用されている。プローブ本体は、その用途にもよるが、
スピンキャストエポキシ又は他の適当な材料から形成す
る。
チツプがヘッダ４２に取り付けられて示されている。チ
ップが取り付けられたヘッダは、エポキシ又はシリコン
４３と共に、プローブ本体の端に詰め込まれ、絶縁され
たり一ド４６がプローブ本体の長さ方向に延びていて、
シール及び支持を行なうために他の領域にエポキシが使
用されている。プローブ本体は、その用途にもよるが、
スピンキャストエポキシ又は他の適当な材料から形成す
る。
ヘッダに対するＩ Ｓ Ｆ Ｅ Ｔチップの取付が第４
図に詳細に示されている。Ｉ Ｓ Ｆ Ｅ Ｔチップは
、その縁のまわりにエポキシ４８を塗ることによってヘ
ッダの上面に接着される。ヘッダは、酸化アルミニウム
の円形部片又はパイレックス円盤であり、その中央に方
形の穴４９があり、そして厚い金属化フィルム５０の領
域が背面にあり、リード４６に半田付けする出力リード
５２を接合するための場所が設けられる。ヘッダの穴に
はエポキシ５４が詰められ、これは電気リード５６を固
定し、プローブの構造を丈夫なものにする。
図に詳細に示されている。Ｉ Ｓ Ｆ Ｅ Ｔチップは
、その縁のまわりにエポキシ４８を塗ることによってヘ
ッダの上面に接着される。ヘッダは、酸化アルミニウム
の円形部片又はパイレックス円盤であり、その中央に方
形の穴４９があり、そして厚い金属化フィルム５０の領
域が背面にあり、リード４６に半田付けする出力リード
５２を接合するための場所が設けられる。ヘッダの穴に
はエポキシ５４が詰められ、これは電気リード５６を固
定し、プローブの構造を丈夫なものにする。
第５図は、ヘッダ自身の底面図であり、金属化領域５０
を示している。
を示している。
所望ならば、Ｉ ５ＦＥＴチツプをヘッダに保持するエ
ポキシ４８に代って、ヘッダがパイレックスで形成され
た場合にはアノード性接着剤を使用することができる。
ポキシ４８に代って、ヘッダがパイレックスで形成され
た場合にはアノード性接着剤を使用することができる。
第１図は、本発明により構成されたｌ５ＦＥＴの断面図
。 第２八図ないし第２Ｊ図は、本発明のｌ５ＦＥ Ｔを形
成する段階を示す断面図、 第３図は、本発明のＩ Ｓ Ｆ Ｅ Ｔを保持するプロ
ーブの断面図、 第４図は、本発明のＩ Ｓ Ｆ Ｅ Ｔをプローブに保
持するヘッダ組立体の断面図、そして第５図は、第４図
のヘッダ組立体の底面図である。 １０・・・ｌ５ＦＥＴチツプ １２・・・基体１４・・
・酸化物 １６・・・イオン感知膜１８・・・Ｐ＋ドレ
イン領域 ２０・・・Ｐ＋ソース領域 ２２・・・ゲート酸化物 ２４・・・基体接触部 ２６・・・Ｎ十領域２８・・・
ソース接触部 ３０・・・ドレイン接触部 ４２・・・ヘッダ４４・・
・プローブ本体 ４６・・・リード５０・・・金属化領
域 図面の＋１・、１：（白′ｉｒに変更ない−０２ Ｆ２Ｇ Ｆ／θ２Ｉ ０℃３ ＦＩ６．４ 昭和 年 月 日 特許庁長官 殿 ゛、ずへ １、事件の表示 昭和５９年特許願第２５９０４６号２
、発明の名称 １ｓｔ’ＢＴセンサ及びその製造方法３
、補正をする者 事件との関係 出願人 名称 ゼネラル シグナル コーポレーション４、代理
人
。 第２八図ないし第２Ｊ図は、本発明のｌ５ＦＥ Ｔを形
成する段階を示す断面図、 第３図は、本発明のＩ Ｓ Ｆ Ｅ Ｔを保持するプロ
ーブの断面図、 第４図は、本発明のＩ Ｓ Ｆ Ｅ Ｔをプローブに保
持するヘッダ組立体の断面図、そして第５図は、第４図
のヘッダ組立体の底面図である。 １０・・・ｌ５ＦＥＴチツプ １２・・・基体１４・・
・酸化物 １６・・・イオン感知膜１８・・・Ｐ＋ドレ
イン領域 ２０・・・Ｐ＋ソース領域 ２２・・・ゲート酸化物 ２４・・・基体接触部 ２６・・・Ｎ十領域２８・・・
ソース接触部 ３０・・・ドレイン接触部 ４２・・・ヘッダ４４・・
・プローブ本体 ４６・・・リード５０・・・金属化領
域 図面の＋１・、１：（白′ｉｒに変更ない−０２ Ｆ２Ｇ Ｆ／θ２Ｉ ０℃３ ＦＩ６．４ 昭和 年 月 日 特許庁長官 殿 ゛、ずへ １、事件の表示 昭和５９年特許願第２５９０４６号２
、発明の名称 １ｓｔ’ＢＴセンサ及びその製造方法３
、補正をする者 事件との関係 出願人 名称 ゼネラル シグナル コーポレーション４、代理
人
Claims (11)
- （１）Ｐ＋型のソース及びドレイン領域を構成するよう
にドープされた結晶方向（１００）のＮ−型シリコン基
体を有するｌ５ＦＥＴにおいて、上記ソース及びドレイ
ンに対して外部から電気接触を果たす構造体が、 結晶方向に基づくエツチング剤によりｌ５ＦＥＴの背面
からソース及びトレイン領域へエツチングされた個々の
穴と、 上記穴の側壁にあって、側壁の面を基体から電気的に分
離するようなドープされたＰ十領域と、上記穴の側壁に
付着されて、背面にある個々の関連接触領域へと延びた
金属化面とを具備したことを特徴とするｌ５ＦＥＴ。 - （２）結晶方向が（１００）のＮ−型シリコン基体を有
するＩ Ｓ Ｆ Ｅ ＴのＰ＋ソース領域とＰ＋ドレイ
ン領域に対して電気的接触を与える方法において。 ソース及びドレイン領域にエツチング停止特性を与え、 結晶方向に基づくエツチング剤で基体の背面からソース
及びドレイン領域まで個々の穴をエツチングし、 上記穴の側壁にＰ＋の分離領域を設け、上記ｌ５ＦＥＴ
の背面上に上記ソース及びドレイン領域のための電気的
接触部を設けるようしこ上記側壁及び背面を金属化する
ことを特徴とする方法。 - （３）シリコン基体にホウ素を拡散して、所要のエツチ
ング停止特性を与えるに充分なホウ素濃度をソース及び
ドレイン領域にもたせるようにこれら領域を形成するこ
とによって、ソース及びドレイン領域にエツチング停止
特性を与える特許請求の範囲第（２）項に記載の方法。 - （４）ホウ素がドープされた二酸化シリコン層から拡散
を行なうことによって５Ｘ１０”Ｃｍ−’以上のホウ素
濃度がソース及び１くレイン領域に形成される特許請求
の範囲第（３）項に記載の方法。 - （５）上記拡散は、１１７５℃で９０分間行なう特許請
求の範囲第（４）項に記載の方法。 - （６）−上記穴をエツチングするに必要なエツチング剤
は、エチレンジアミン−プロカテコール−水である特許
請求の範囲第（４）項に記載の方法。 - （７）ＩＳＦＥＴチップを具備し、このチップは、結晶
方向（１００）のＮ−型シリコン基体と、Ｐ十型ソース
及びドレイン領域と、結晶方向に基づくエツチング剤に
よって上記チップの背面がらソース及び１くレイン領域
までエツチングされた個々の穴と、上記穴の側壁にあっ
て、上記側壁の面を」二記鵡体から電気的に分離するＰ
十型領域と、」−記載の側壁にイ」着され、背面上にあ
る個々の関連接触領域へと延びている金属面とを有し、
更に、管状のプローブ本体を具備し、 更に、上記ｌ５ＦＥＴチップが片面に取り付けられ、他
面の個々の領域に厚い金属化フィルムを有する円形ヘッ
ダを具備し、 更に、上記金属化領域に接着された出力リードを具備し
、 更に、上記ヘッダ上の」；記金属化領域と１−記チツブ
背面の上記接触領域との間に設けられたワイヤ接続部を
具備し、 更に、上記出力リードに接続され、プローブ本体の長手
方向に延びる絶縁り−１へワイヤを具備し。 上記ヘッダ、これに取り付けられたｌ５ＦＥＴチツプ、
これに関連した出力り−１・及びワイヤ接続部は、上記
プローブ本体の端に詰め込まれ、そして更に、上記絶縁
リードを上記本体に支持する手段を具備したことを特徴
とするｌ５ＦＥＴプローブ。 - （８）結晶構造（１００）のＮ−型シリコン基体と、 上記基体の前面に設けられたドープされたＩ】＋型ソー
ス領域と、 上記基体の前面に設けられたドープされたＰ＋型ドレイ
ン領域と、 」二記基体の前面に設けられたドープされたＮ十型チャ
ンネル停止領域と、 」二記基体の背面に設けられたドープされたＮ十型の基
体接触領域と、 上記基体の前面に成長されたゲート酸化物と、上記基体
の前面に設けられ、ゲート酸化物の前方領域に開口を有
している電界酸化物被膜と、上記電界酸化物被膜及びグ
ー１〜領域を覆うｐＩ（感知暎と、 結晶方向に基づくエツチング剤により上記基体の背面か
らソース及びドレイン領域までエツチングされた個々の
穴と、 上記基体を分離するように上記穴の側壁に設けられたド
ープされたＰ十領域と、 」二記載の面を覆い、各々のソース及びドレイン領域に
接触し、上記基体の背面へと延びていて該背面上に接触
パッドを形成するような金属化被膜と、 上記基体の接触領域を覆い、これと接触する金属化被膜
とを具備したことを特徴とするｌ５ＦＥＴ ｐＨセンサ
。 - （９）ｌ記ソース及びドレイン領域は、ホウ素濃度が５
Ｘ１０”ｃｍ−３より大きい特許請求の範囲第（８）項
に記載のＩ Ｓ Ｆ Ｅ Ｔ。 - （１０）ソース及びドレイン領域を構成するようにドー
プされる結晶方向（１００）のシリコン基体を有するｌ
５ＦＥＴにおいて、」二記ソース及びドレインに対して
外部から電気接触を果たす構造体が、 結晶方向に基づくエツチング剤によりＬＳＦＥＴの背面
からソース及びドレイン領域へエツチングされた個々の
穴と、 」二記載の側壁にあって、側壁の面を基体から電気的に
分離するようなドープされた領域と、上記穴の側壁に付
着されて、背面にある個々の関連接触領域へと延びた金
属化面とを具備したことを特徴とするｌ５ＦＥＴ。 - （１１）結晶方向が（１００）のシリコン基体を有する
ｌ５ＦＥＴのソース領域とトレイン領域に対して電気的
接触を与える方法において、ソース及びドレイン領域に
エツチング停止特性を、匂え、 結晶方向に基づくエツチング剤で基体の背面からソース
及びドレイン領域まで個々の穴をエツチングし、 上記穴の側壁に分離領域を形成し、 上記Ｉ Ｓ ＦＥＴの背面上に上記ソース及びドレイン
領域のための電気的接触部を設けるように」二記側壁及
び背面を金属化することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US55951383A | 1983-12-08 | 1983-12-08 | |
| US559513 | 1983-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200154A true JPS60200154A (ja) | 1985-10-09 |
| JPH0765985B2 JPH0765985B2 (ja) | 1995-07-19 |
Family
ID=24233869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259046A Expired - Lifetime JPH0765985B2 (ja) | 1983-12-08 | 1984-12-07 | ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0149330B1 (ja) |
| JP (1) | JPH0765985B2 (ja) |
| BR (1) | BR8406314A (ja) |
| CA (1) | CA1210067A (ja) |
| DE (1) | DE3477977D1 (ja) |
| IE (1) | IE56190B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008542733A (ja) * | 2005-05-30 | 2008-11-27 | メトラー−トレド アクチェンゲゼルシャフト | 電気化学センサ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1224606B (it) * | 1988-10-10 | 1990-10-04 | Eniricerche Spa | Sensore chimico monolitico a membrana ione selettiva di tipo chemfet eprocedimento per la sua realizzazione |
| DE4308081A1 (de) * | 1993-03-13 | 1994-09-22 | Fraunhofer Ges Forschung | Halbleiterbauelement, insbesondere zur Ionendetektion |
| US5414284A (en) * | 1994-01-19 | 1995-05-09 | Baxter; Ronald D. | ESD Protection of ISFET sensors |
| JPH10189822A (ja) * | 1996-12-06 | 1998-07-21 | Texas Instr Inc <Ti> | 表面実装形基板構造および方法 |
| EP1892757B1 (en) * | 2006-08-25 | 2017-06-07 | Imec | High aspect ratio via etch |
| US7807583B2 (en) | 2006-08-25 | 2010-10-05 | Imec | High aspect ratio via etch |
| CN113189168A (zh) * | 2021-03-31 | 2021-07-30 | 广州钰芯传感科技有限公司 | 一种微电极集成传感芯片及其在水质有机污染物快速检测中的应用 |
| CN113189169A (zh) * | 2021-03-31 | 2021-07-30 | 广州钰芯传感科技有限公司 | 一种多个微电极集成传感芯片及其在生化无酶快速检测中的应用 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921916A (en) * | 1974-12-31 | 1975-11-25 | Ibm | Nozzles formed in monocrystalline silicon |
| US4141021A (en) * | 1977-02-14 | 1979-02-20 | Varian Associates, Inc. | Field effect transistor having source and gate electrodes on opposite faces of active layer |
| DE2736200A1 (de) * | 1977-08-11 | 1979-02-22 | Bbc Brown Boveri & Cie | Chemisch sensitiver feldeffekt- transistor und verfahren zur herstellung desselben |
| GB2096825A (en) * | 1981-04-09 | 1982-10-20 | Sibbald Alastair | Chemical sensitive semiconductor field effect transducer |
| FR2510260A1 (fr) * | 1981-07-24 | 1983-01-28 | Suisse Fond Rech Microtech | Dispositif semiconducteur sensible aux ions |
-
1984
- 1984-12-06 EP EP84308485A patent/EP0149330B1/en not_active Expired
- 1984-12-06 CA CA000469454A patent/CA1210067A/en not_active Expired
- 1984-12-06 DE DE8484308485T patent/DE3477977D1/de not_active Expired
- 1984-12-07 JP JP59259046A patent/JPH0765985B2/ja not_active Expired - Lifetime
- 1984-12-07 IE IE3141/84A patent/IE56190B1/en not_active IP Right Cessation
- 1984-12-10 BR BR8406314A patent/BR8406314A/pt not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008542733A (ja) * | 2005-05-30 | 2008-11-27 | メトラー−トレド アクチェンゲゼルシャフト | 電気化学センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1210067A (en) | 1986-08-19 |
| IE56190B1 (en) | 1991-05-08 |
| IE843141L (en) | 1985-06-08 |
| DE3477977D1 (en) | 1989-06-01 |
| JPH0765985B2 (ja) | 1995-07-19 |
| EP0149330A1 (en) | 1985-07-24 |
| EP0149330B1 (en) | 1989-04-26 |
| BR8406314A (pt) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505799A (en) | ISFET sensor and method of manufacture | |
| US4764797A (en) | Chemical-sensitive semiconductor device | |
| US4961833A (en) | Field-effect transistor-type semiconductor sensor | |
| US4354308A (en) | Method for manufacture of a selective chemical sensitive FET transducer | |
| US4791465A (en) | Field effect transistor type semiconductor sensor and method of manufacturing the same | |
| CA1110702A (en) | Ion-sensitive electrode and processes for making the same | |
| US5068205A (en) | Header mounted chemically sensitive ISFET and method of manufacture | |
| EP0762096B1 (en) | Vertically integrated sensor structure and method for making same | |
| US20070275495A1 (en) | Method for fabricating a pressure sensor using SOI wafers | |
| EP0193251A1 (en) | Encapsulated chemoresponsive microelectronic device arrays | |
| JPS60200154A (ja) | ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ | |
| US20200018718A1 (en) | Sensor with a membrane having full circumferential adhesion | |
| JPS60210243A (ja) | 半導体複合センサ | |
| US11331664B2 (en) | Microfluidics chip with sensor die clamping structures | |
| JPH0679009B2 (ja) | 化学センサ | |
| JPS6097676A (ja) | 半導体圧力センサ及びその製造方法 | |
| WO1987005747A1 (en) | Ambient sensing transcucer devices with isolation | |
| JP3096087B2 (ja) | イオンセンサ | |
| JPH0625745B2 (ja) | 半導体センサ | |
| Wise | The role of thin films in integrated solid‐state sensors | |
| JPS60209162A (ja) | 化学感応電界効果トランジスタおよびその製造方法 | |
| JPH04186153A (ja) | プレーナ型イオンセンサ | |
| JPH01161852A (ja) | 誘電体分離型半導体装置 | |
| KR830000113B1 (ko) | 반도체 압력 변환기 | |
| JPS60230048A (ja) | 電界効果型半導体センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |