JPS60200546A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60200546A
JPS60200546A JP59056025A JP5602584A JPS60200546A JP S60200546 A JPS60200546 A JP S60200546A JP 59056025 A JP59056025 A JP 59056025A JP 5602584 A JP5602584 A JP 5602584A JP S60200546 A JPS60200546 A JP S60200546A
Authority
JP
Japan
Prior art keywords
chip
groove
resin
semiconductor device
securing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59056025A
Other languages
English (en)
Inventor
Yasuo Maruyama
丸山　泰男
Yoshimi Hagiwara
萩原　義美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59056025A priority Critical patent/JPS60200546A/ja
Publication of JPS60200546A publication Critical patent/JPS60200546A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特にパワートランジスタ。
パワーＩＣ等の高出力半導体装置に関する。
〔背景技術〕
パワートランジスタ、パワーＩＣ等の半導体装置は、た
とえば、電子材料、１９７３年１，６月号。
１１２〜１１７頁（産業用パワートランジスタ）あるい
は電子材料、１９８０年、４月号、６５〜７３頁（電力
用トランジスタ）に記載されているように、コレクタ・
ベース耐圧は１６０ＱＶと極めて高いものもある。この
ため、露出するｐｎ接合部分の高耐圧化を維持するため
に、チップは逆メサ構造（ベベル構造）を採用するとと
もに、ワニス系、シリコーン系等の樹脂（レジン）によ
ってコーティングが施されている。また、パワー１〜ラ
ンジスタ等のチップはたとえば、電子材料。
１９７２年１０月号、１５３頁（パ’７−ＩＣにおける
熱放散）にも記載されているように、支持板に半田で固
定されることが多い。
ところで、前者のチップコートたとえば、電子材料、１
９７４年、１１月号、７３〜７８頁（電子部品コーティ
ング用樹脂：特にシリコーン樹脂について）にも記載さ
れているように、低粘度レジンあるいは高粘度レジンが
使用されている。低粘度レジンはコーティング層が薄く
またピンホールができ易いことから、重ね塗りが行わ九
るのが一般的であり、工数の悪さ、信頼度の低さ等の問
題がある。また、高粘度レジンはコーティング層が厚く
なり易く、脱泡処理が必用となるとともに、充分なキュ
アーを行わないと、リード線の半田付は前の洗浄時の溶
剤で剥離、溶解が生じることもあり、耐圧歩留りが悪い
欠点がある。また、同文献にも記載されているように、
コーティングレジンの選択およびコーティング方法の選
択は過去の経験に基づく試行錯誤の状態化にある。
−古本出願人は、コレクタ・ベース耐圧が１８００Ｖに
もおよぶ製品を開発している。そして、この場合のコー
ティングレジンとしては、ポリイミドレジン系のレジン
を用いている。このレジンは粘度が高いが、エポキシレ
ジンとの接着性が良くがつ熱膨張率がエポキシレジンと
略同程度と多くの特長があり、耐圧歩留りが高くできる
。
しかし、このレジンによるベベル構造のチップのコーテ
ィングは、製造段階で常時良好に行うことは難しいとい
うことが本発明者によってあきらかとされた。
すなわち、第１図は従来の支持板（ヘッダー）ｌに半田
２を介してチップ３を固定し、がっワイヤ４の接続がな
されたチップ３をポリイミドレジン系のレジン５（以下
、単にレジンと称する。）でコーティングし、チップ３
をコーティングレジン（コーティング層）５で被った状
態を示す図である。厚さ２００μｍ程度のチップ３はそ
の周面は逆メサ構造（ベベル溝道）となっていて、その
表面（上面）から３０〜４ｏμｒｎ程度の深さにｐｎ接
合６を有している。そして、従来の方法によってレジン
コーティングを行うと、レジンは本来ｐ　ｒ＋接合６の
露出部分を被覆する目的であるにもかかわらず、レジン
の大部分は庇状となったチップ３の下部周縁に吸い取ら
れてしまい、ｐｎ接合６露出部分を被うコーティング層
５は、同図に示されるように、薄くなってしまい、耐圧
劣化が生じてしまう。これに対して、ｐｎ接合６の露出
部覆を被うコーティング層５を厚くしようとすると、ｔ
＼ツダー１近傍のチップ３下部周縁にレジン５が流れ込
み、同図に示されるように、この部分のコーティング層
５は非常に厚くなり、作業規定通りの時間キュアーを行
っても、レジンの硬化が不充分となったり、コーティン
グ層５の内部に発生した気泡７の抜けが悪くなる等の副
作用が生じ耐圧留りの低下、信頼度の低下が生じる。前
記気泡７の発生はコーティング層５の厚さが厚くなれば
なるほど多くなる傾向にある。また、このレジンは粘度
が高く、薄めて粘度を低くシ難い難点があるが、仮に薄
めてレジンの重ね塗りをした場合は良好なコーティング
が行えるかも知れないが、極めて作業性が悪くなり、量
産化には適さないという欠点がある。
一方、半田２を用いてチップ３をヘッダー１に固定する
作業は従来、チップ固定治具やチップ３に押しイ１け荷
重を加えるウェイトの細工をして半田付けを行っている
が、ヘッダ１が平坦であることから、半田溶融時にチッ
プ３のずれが生じ、その後の組立工程において位置合わ
せ作業が追加され、スループッ１〜が低下するという欠
点があった。
〔発明の目的〕
本発明の目的はチップがレジンコーティングされた構造
の半導体装置の耐圧向上を達成することにある。
本発明の目的はチップがレジンコーティングされた構造
の半導体装置の耐圧向上を達成することにある。
本発明の他の目的はレジンコーティング作業がし易い構
造の半導体装置を提供することにある。
本発明の他の目的はチップ固定精度が高くできる構造の
半導体装置を提供することにある。本発明の前記ならび
にそのほかの目的と新規な特徴は、本明細書の記述およ
び添付図面からあきらかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体装置はチップが固定されるヘ
ッダーのチップ固定面にチップの固定領域周縁に沿って
内周縁が固定領域周縁に一致する溝を設けることにより
、チップ固定時は半田の表面張力によって高精度に位置
決め固定させ、レジノコ−ティング時にはレジンの塗布
量が多くてもヘッダーに設けた溝にレジンを引き込んで
チップの周面におけるコーティング層の厚さを均一とし
気泡が無い硬化充分なコーティング層を形成することに
よって、歩留りの向上、生産性の向上を図り、半導体装
置の製造コストの低減を達成するものである。
〔実施例〕
第２図は本発明の一実施例による半導体装置、すなわち
、高耐圧パワートランジスタの斜視図、第３図は同じく
チップコーティング状態を示す断面図である。
本実施例の高耐圧パワー１ヘランジスタ（以下、単にト
ランジスタと称する。）は第１図に示されるように、矩
形のレジンパッケージ８と、このレジンパッケージ８の
一端面から突出する３本のり一ド９と、からなっている
。また、レジンパッケージ８にはトランジスタの実装時
にネジを挿し込む取付孔１０が設けられている。この取
付孔１゜はヘッダーｌに設けられた孔１１よりも小さく
なっていることから、絶縁性のレジンパッケージによっ
て形成さ汎ている。
一方、前記リード９において、中央のリード９はコレク
タリード１２となり、レジンパッケージ８内で途中で下
方に一段折れ曲がり、ヘッダー１に繋がっている。また
、両側のり一ド９はそれぞれベースリード１３．エミッ
タリード１４となっている。前記ヘッダー１の主面には
第３図にも示されるように、ベベル構造のチップ３が半
田２を介して固定されている。そして、チップ３のエミ
ッタ部分およびベース部分とこれに対応するエミッタリ
ード１４．ベースリード１３の内端部分はそ九ぞれ表面
を銀メッキした銅線からなるワイヤによって接続されて
いる。チップ３はたとえば、厚さが２００μｍとなり、
表面（上面）から３０〜４０μｍの深さにｐｎ接合６を
有している。このｐｎ接合６の下部はｎ形のコレクタ領
域１６となり、その上部はｐ形のベース領域１７となっ
ている。また、ベース領域１７の表層部分には部分的に
ｎ形のエミッタ領域１８が形成されている。
なお、チップ３の表面は部分的に絶縁膜１９が設けられ
ている。そして、ワイヤ４は半ＩＩ（２０によってチッ
プ３の所定部分に接続されている。また、ワイヤ４の他
端は溶接によってそれぞれリード９に接続されている。
同図で注目すべきはヘッダー１の主面にはチップ３の固
定領域の緑に沿う溝１５が設けられているということで
ある。この溝１５はその内周縁チップ３の固定領域の縁
に一致しかつその幅はたとえば、Ｑ　、　２　ｎｗｕ程
度となっている。また、溝１５の深さは溝幅と同程度あ
るいは浅くても良い。この溝１５の断面寸法は後述する
チップコートするレジンの流入する量に合わせて決定す
ればよい。
そして、ヘッダー１に固定されかつワイヤ４が数句゛ら
れたチップ３はポリイミドレジン系のレジンによってコ
ーティングされ、コーティングレジン（コーティング層
）５によって被われている。このレジン５は電界破壊が
生じないように、たとえば、２０〜３０μｍ程度の厚さ
に形成される。また、このレジンコーティングの際、余
分なレジンは前記溝１５内に流れ込みチップ３の周面に
は余分なレジンは付着せず、コーティング層５は均一な
厚さとなる。また、このレジンは粘度が高いことがらベ
ベル構造のチップ３の先鋭周縁部分をも厚くコーティン
グできることとなる。また、コーティング層５中に発生
する気泡７は溝１５内に溜まるコーティング層５部分に
発生し、チップ３の周面部分のコーティングＪＷＳ中に
は発生し難くなる。
したがって、レジンコーテイング後の脱泡処理によって
、チップ３の周面および上部のコーティング層５内には
気泡７は存在せず、わずかに、耐圧劣化に支障のない溝
１５内のコーティング層５内にのみ存在することになり
、耐圧歩留りが向上する。すなわち、本発明者の実験等
によると、チップ３の上面から１００μｍ程度下がった
位置に亙る領域のコーティング層５部分の良否が耐圧歩
留りの良否に影響するということを確認している。
そして、本発明によるレジンコーティングによれば、前
記１００μｍにも亙たるコーティング層５部分は充分コ
ーティング効果を有する厚さでかつ気泡がなく、さらに
均一な厚さとなっていることから作業規格通りのキュア
一時間で充分な硬度となっているため、耐圧歩留りが向
上する。
他方、チップ３の固定は、あらかじめヘッダー１のチッ
プ固定領域に設けられた半田ペースト上にチップ３が載
置され、その後の半田リフローによって固定される。こ
の際、溝１５１９取り囲まれたチップ固定領域はチップ
寸法と一致している。
この結果、チップ３は溶けた半田の表面張力によって自
動的にチップ固定領域の中心にチップ３の中心が一致す
るように移動し、その状態で固定され、チップ固定精度
が高くなる。したがって、その後の組立工程におけるチ
ップに対する位置合わせ作業が容易となり、１−ランジ
スタ製造における生産性が向上する。
〔効果〕
■０本発明の高耐圧パワート・ランジスタは、ヘッダー
１のチップ固定領域の周縁に沿って溝１５が設けられて
いることから、チップ３を被うコーティング層５を厚く
塗ろうとして、比較的多くレジンを塗っても、余分なレ
ジンは前記溝１５内に流れ込み、チップ３の上面および
周面には均一なコーティング層５が形成される。また、
コーティングＮ５が均一な厚さとなることから、キュア
ーも均一に行われ、レジン硬化も充分となるとともに、
少なくともチップ３の周面のコーティング層５部分の脱
泡処理も良好になされ、気泡７も存在しなくなる。この
ようなことから、本発明による１〜ランジスタの耐圧歩
留りが向上する。
２、上記１からレジンコーティング時塗布するレジンの
量の加減はそれほど厳しくない。この結果、量産体勢に
も充分対応できることとなり、トランジスタの製造コス
トの軽減が達成できる。
３、本発明のトランジスタはその製造時、ヘッダー１の
チップ固定領域上におおまかにチップ３を載量し、半田
リフローを行うだけでチップ３は半田の表面張力によっ
て高精度に所定位置に固定される。したがって、その後
の組立におけるチップに対する位置合わせ作業が容易と
なり、結果としてトランジスタの製造工数が低下し、１
〜ランジスタの製造コストの軽減ができる。
４、上記３から、本発明のトランジスタはその製造にお
けるチップ固定作業の自動化も達成できる。
５、上記１〜４により、本発明によれば高耐圧の１−ラ
ンジスタ等の半導体装置を安価に提供することができる
という相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、八ツグーの主
面に設ける溝は前記実施例のＵ字溝以外の７字溝等でも
同様に効果が得られる。また、チップ固定領域の寸法は
チップ寸法よりも僅かに大きくあるいは小さくても、半
田の表面張力による中心方向へのチップの移動作用によ
ってチップの固定位置精度は高くなる。したがって、こ
の場合には、チップの固定精度のある程度の緩和を行え
ば、一種類のへラグ−にチップサイズが異なるチップを
固定でき、ヘッダー品種を多く取り揃える必要がなく、
半導体装置コストの軽減が達成できる。
また、本発明は第４図に示すように、高耐圧製品以外の
チップ３の固定技術に利用すれば、チップ３の高精度位
置決めが可能となり、かつチップ固定作業の自動化も達
成できる。
〔利用分野〕
以」二の説明では主として本発明者によってなされた発
明をその背景となった利用分野である高耐圧パワートラ
ンジスタの製造技術に適用した場合について説明したが
、それに限定されるものではなく、たとえば、半導体装
置の製造技術以外に、単に物品を所望位置に固定する固
定技術などに適用できる。
【図面の簡単な説明】
第１図は従来のチップコーティング状態を示す断面図、 第２図は本発明の一実施例による高耐圧パワー１〜ラン
ジスタを示す斜視図、 第３図は同じくチップコーティング状態を示す断面図、 第４図は本発明の他の実施例によるチップボンディング
状態を示す断面図である。 １・・・ヘッダー、２・・・半田、３・・・チップ、４
・・・ワイヤ、５・・・コーティング層、６・・・ｐｎ
接合、７・・・気泡　８・・・レジンパッケージ、９・
・・リード、１０・・・数句孔、１１・・・孔、１２・
・・コレクタリード、１３・・・ベースリード、１４・
・・エミッタリード、１５・・・溝、１６・・・コレク
タ領域、１７・・・ベース領域、Ｉ８・・・エミッタ領
域、１９・・・絶縁膜、２０・・・半田。 第　１　図 第　３　図

Claims (1)

  1. 【特許請求の範囲】 １、支持板と、この支持板の主面に固定材により固定さ
    れたチップと、このチップを被うコーティングレジンと
    、を有する半導体装置であって、前記支持板主面にはチ
    ップ固定領域に沿って溝が設けられていることを特徴と
    する半導体装置。 ２、前記溝の内周縁はチップ固定領域の縁と一致してい
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。
JP59056025A 1984-03-26 1984-03-26 半導体装置 Pending JPS60200546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59056025A JPS60200546A (ja) 1984-03-26 1984-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59056025A JPS60200546A (ja) 1984-03-26 1984-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS60200546A true JPS60200546A (ja) 1985-10-11

Family

ID=13015517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59056025A Pending JPS60200546A (ja) 1984-03-26 1984-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS60200546A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257753A (ja) * 1986-04-30 1987-11-10 Ibiden Co Ltd 半導体搭載用基板およびその製造方法
JPS639956A (ja) * 1986-06-30 1988-01-16 Ibiden Co Ltd 半導体搭載用基板およびその製造方法
JPH01293557A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
JP2014192518A (ja) * 2013-03-28 2014-10-06 Toyota Motor Corp 半導体装置およびその製造方法
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257753A (ja) * 1986-04-30 1987-11-10 Ibiden Co Ltd 半導体搭載用基板およびその製造方法
JPS639956A (ja) * 1986-06-30 1988-01-16 Ibiden Co Ltd 半導体搭載用基板およびその製造方法
JPH01293557A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
JP2014192518A (ja) * 2013-03-28 2014-10-06 Toyota Motor Corp 半導体装置およびその製造方法
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4246243B2 (ja) 半導体集積回路装置
US5945733A (en) Structure for attaching a semiconductor wafer section to a support
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP2972096B2 (ja) 樹脂封止型半導体装置
CN1156910C (zh) 引线框、使用该引线框的半导体器件及其制造方法
KR100268505B1 (ko) 캐리어 필름
JPS60200546A (ja) 半導体装置
CN217334014U (zh) 半导体器件
JP2000252235A (ja) 半導体装置及び半導体装置の製造方法
JPS61194755A (ja) 半導体装置
JP3001483B2 (ja) リードフレーム、半導体装置及びその製造方法
JPH0379044A (ja) 半導体素子の樹脂封止方法
CN119008430A (zh) 半导体装置封装互连及其制造方法
JP2000150582A (ja) 半導体装置の製造装置
JPS63181358A (ja) 半導体装置及びその製造方法
KR19980027839A (ko) 반도체 패키지
JP2005235793A (ja) 半導体装置およびその製造方法
JPH06163631A (ja) 電子部品
JPH1012798A (ja) 半導体装置及びその製造方法及びチップ搭載体