JPS6020076Y2 - クロツク表示装置 - Google Patents

Description

【考案の詳細な説明】 この考案はディジタルアラームクロック回路を使用した
ディジタルクロックのクロック表示装置に関するもので
ある。

最近、旧来のディジタルクロックに、外部機器に対して
任意時間経過後に所定の作動をさせるスリーブタイマー
および毎日任意の時刻に所定の作動をさせるアラームタ
イマー等の機能をＩＣ，ＬＳＩ等に一括内蔵させた、い
わゆるディジタルアラームクロック回路なるものが出現
し、またこの回路と上記外部機器としてのラジオ、ブザ
ー等と一体構成した製品が出回っている。

ところで従来のこの種のディジタルクロックでは、１つ
の表示器をスイッチによる切換操作でタイム（実時刻）
、アラームタイム（アラームセツティング時刻）、スリ
ーブタイム（スリーブ時間）等を表示するように構成さ
れているので、普通の目覚し時計のようにアラームタイ
ムのセツティングのための針で既にセツティングされて
いるアラームタイムが容易に確認できるということはな
い。

このため、上記表示器の表示切換スイッチの操作を誤っ
た場合、特にアラームタイム表示からタイム表示への切
り換えを忘れた場合にはアラームタイムとの見誤りを起
こすという欠点があった。

この考案は上記の欠点を除去するためになされたもので
、既存のディジタルアラームクロック回路に何ら手を加
えずに２つの表示器を使用し、タイムとアラームタイム
とをそれぞれ別の表示器で同時に表示させるようにして
タイムおよびアラームタイム相互の見誤りを防止すると
共に、これら相互の表示切換操作を省略することができ
るクロック表示装置を提供することを目的とする。

以下第１図および第２図を参照してこの考案の実施例を
説明する。

第１図はこの考案によるクロック表示装置の一実施例を
示す回路図で、１は既存のディジタルアラームクロック
回路（以下クロック回路と略称する）を示す。

１１〜１５はそれぞれこのクロック回路１の端子で、１
１は商用電源端子、１２．１３はタイムおよびアラーム
タイムの表示器接続用端子、このうち１３はコモンソー
スと呼ばれる端子、１４はアラームタイムの表示端子、
１５はタイムおよびアラームタイムのセツティング端子
である。

２および３は相互に並列接続されて上記クロック回路１
の端子１３．１３間にスイッチング回路４を介して接続
されたタイムおよびアラームタイムの表示器である。

上記スイッチング回路４は例えばトランジスタＱ１〜Ｑ
３および抵抗Ｒｃ、Ｒ８を図示するように接続して、入
力端子４１に表示切換パルス（第２図Ｃ参照）が導入さ
れ、これを上記表示器２，３に相互に位相反転させて導
入し、これら両表示器２，３をパルス幅に応じて連続的
に切換動作させるように構成される。

５は波形変換回路で、例えばトランジスタＱ、、 Ｑ５
、ダイオードＤ１〜Ｄ３、コンデンサＣ１〜Ｃ３、抵抗
Ｒ１〜Ｒ３，ＲＢ、Ｒｃ、ＲＦＦ、を図示すように接続
し、その入力端子５１に上記表示切換パルスが導入され
ることにより第１の出力端子５２には表示切換パルスに
同期したアラームタイム表示パルス（第２図す参照）、
第２の出力端子５３にはアラームタイム表示パルスの立
上りより若干遅れて立上るアラームタイムのセツティン
グパルス（第２図Ｃ参照）および第３の出力端子５４に
はアラームタイム表示パルスの立上りより若干遅れて立
上るタイムのセツティングパルス（第２図Ｃ参照）がそ
れぞれ導出されるように構成される。

６はタイムおよびアラームタイムのセツティング切換ス
イッチで、その可動接点６１が上記クロック回路１のセ
ツティング端子１５に接続されると共に、第１の固定接
点６２が上記波形変換回路５の第３の出力端子５４に、
第２固定接点６３が同じく第２の出力端子５３にそれぞ
れ接続される。

なお、第３の固定接点６４は開放となっており、セツテ
ィングしない時に利用される。

また上記波形変換回路５の第１の出力端子５２は上記ク
ロック回路１のアラームタイムの表示端子１４に接続さ
れる。

その他、Ｖｓｓは接地、ＶＤＤは電源電圧を示し、また
第２図中のイはアラームタイム表示区間、口はタイム表
示区間を示す。

すなわちクロック回路１は、そのアラームタイムの表示
端子１４にＶｓｓを加えるとアラームタイムの表示およ
びセツティングが可能に構成されている。

またタイムおよびアラームタイムの表示器２．３には、
そのカソード側に共通端子があり、この共通端子を表示
器接続用端子（コモンソース）１３側にして両表示器２
，３をその接続用端子１２．１３間に接続すればタイム
およびアラームタイムの表示が可能となる。

そして上記表示器２．３の共通端子と表示器接続用端子
（コモンソース）１３との間にスイッチング回路４を介
挿し、このスイッチング回路４の入力端子４１に第２図
ａに示す波高値Ｖ Ｂ Ｂの表示切換パルスを導入する
と共に、アラームタイムの表示端子１４に、第２図に示
すように表示切換パルスと同期し、波高値Ｖ ｓ ｓの
アラームタイム表示パルスを導入すれば、表示器２，３
の連続的な切換動作がダイナミック点灯（その装置は図
示省略されている）の動作と同様にして行われ、表示器
２，３によってタイム（実時刻）とアラームタイム（ア
ラームセツティング時刻）とが同時に表示される。

ところで単に２つの表示器２，３でタイムおよびアラー
ムタイムの同時表示を行うだけであるならば上述説明の
みの構成で済み、特別な波形変換回路５は必要としない
。

しかしタイムおよびアラームタイムのセツティングを行
う場合には後述するような不都合が生じるため、上記波
形変換回路５が必要となる。

すなわち、クロック回路１にあっては、タイムまたはア
ラームタイムのセツティングを行う場合に、タイムまた
はアラームタイムの表示を行っている時間（アラームタ
イムの表示ないしセツティングの場合はトランジスタＱ
２がＯＮになっている時間（第２図Ｃ参照）、タイムの
表示ないしセツティングの場合はトランジスタＱ１がＯ
Ｎになっている時間（第２図中口参照））のみセツティ
ングレベルＶｓｓをタイムおよびアラームタイムのセツ
ティング端子１５に加える必要がある。

しかしこの場合、単にタイムまたはアラームタイムの表
示を行っている時間に合わせて■３．を加えると、第２
図ａに示す表示切換パルスが位相ずれを起こしていた場
合に、切換スイッチ６が正常に切換操作されていても、
セツティングパルスのＶ Ｂ ３がセツティングを行わ
ない区間、例えばタイムセツティングの時にアラームタ
イム表示区間またはアラームタイムセツティングの時に
りイム表示区間にまでも加えられてしまい、それぞれの
セツティングの時にセツティングしない側の表示時刻を
進めてしまうことになる。

このため、第２図す、 ｃおよびｄに示すように、それ
ぞれのセツティングパルスの立上りを表示切換パルスに
同期したアラームタイム表示パルスの立上りおよび立下
りに対して、表示切換パルスの位相ずれに影響を受けな
い程度、波形変換回路５で若干遅らせたものである。

従って表示切換パルスが位相ずれを起こしていてもセツ
ティングパルスのＶｓｓがセツティングを行わない区間
にまで加えられることはない。

以上述べたようにこの考案によれば、既存のディジタル
アラームクロック回路に何ら手を加えずに２つの表示器
を使用してタイムおよびアラームタイムを同時に表示で
き、従ってタイムおよびアラームタイム相互の見誤りが
防止できると共にこれら相互の表示切換操作を省略する
ことができる。

しかもディジタルアラームクロック回路に単に２つの表
示器を設け、これら相互をスイッチング切り換えしただ
けでは避けられないセツティング時の不都合をも解消し
たもので、実用的効果は極めて大である。

【図面の簡単な説明】

第１図はこの考案によるクロック表示装置の一実施例を
示す回路図、第２図ａないしｄはそれぞれ同上装置の動
作説明のためのパルス波形図である。 １・・・・・・ディジタルアラームクロック回路、２゜
３・・・・・・タイムおよびアラームタイムの表示器、
４・・・・・・スイッチング回路、５・・・・・・波形
変換回路。

Claims (1)

【実用新案登録請求の範囲】
1. 少なくともタイムおよびアラームタイムを表示するため
   の回路を内蔵すると共に、タイムおよびアラームタイム
   の表示器接続用端子、アラームタイムの表示端子、タイ
   ムおよびアラームタイムのセツティング端子を有するデ
   ィジタルアラームクロック回路と、上記表示器接続用端
   子に接続されたタイム表示器と、このタイム表示器に並
   列接続されたアラームタイム表示器と、上記タイムおよ
   びアラームタイムの表示器に相互に位相反転した表示切
   換パルスを導入してこれら両表示器を連続的に切換動作
   させるスイッチング回路と、上記表示端子に上記表示切
   換パルスと同期したアラームタイム表示パルスを導入す
   ると共に、このアラームタイム表示パルスの立上りおよ
   び立下りに対して上記セツティング端子に選択的に導入
   されるタイムおよびアラームタイムのセツティングパル
   スのそれぞれの立上りを若干遅らせる波形変換回路とを
   具備することを特徴とするクロック表示装置。