JPS6223165Y2 - - Google Patents
Info
- Publication number
- JPS6223165Y2 JPS6223165Y2 JP11867281U JP11867281U JPS6223165Y2 JP S6223165 Y2 JPS6223165 Y2 JP S6223165Y2 JP 11867281 U JP11867281 U JP 11867281U JP 11867281 U JP11867281 U JP 11867281U JP S6223165 Y2 JPS6223165 Y2 JP S6223165Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stereo display
- power supply
- constant voltage
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007257 malfunction Effects 0.000 claims description 11
- 230000001052 transient effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
本考案はFMステレオ受信機において電源スイ
ツチをオンした際に生ずる定電圧電源の過渡的な
低電圧状態によるステレオ表示の誤動作を防止す
るステレオ表示誤動作防止回路に関するものであ
る。
ツチをオンした際に生ずる定電圧電源の過渡的な
低電圧状態によるステレオ表示の誤動作を防止す
るステレオ表示誤動作防止回路に関するものであ
る。
一般にステレオ表示駆動回路は第１図に示す如
く構成されており、同期検波回路１２は入力信号
１１の入力レベルに応じた直流分を出力するよう
になつており、その出力信号は定電流回路A11，
A12及びトランジスタQ11，Q12よりなるシユミツ
トトリガ回路を経ることにより、ステレオ放送を
受信しているか否かが弁別され、ステレオ放送を
受信している場合には電流反転回路１４を介して
表示部１５を点燈することにより表示されるよう
になつている。１６は定電圧電源を示している
が、この定電圧回路のＳ／Ｎ比を改善するため、
定電圧電源１６の定電圧素子Ｄにコンデンサを並
列に接続する場合があり、このような対策を施し
た場合、出力電圧の立ち上がりが遅くなるために
その間過渡的な低電圧状態が生じ、ステレオ表示
回路が誤動作して不正確な表示がなされる欠点が
ある。
く構成されており、同期検波回路１２は入力信号
１１の入力レベルに応じた直流分を出力するよう
になつており、その出力信号は定電流回路A11，
A12及びトランジスタQ11，Q12よりなるシユミツ
トトリガ回路を経ることにより、ステレオ放送を
受信しているか否かが弁別され、ステレオ放送を
受信している場合には電流反転回路１４を介して
表示部１５を点燈することにより表示されるよう
になつている。１６は定電圧電源を示している
が、この定電圧回路のＳ／Ｎ比を改善するため、
定電圧電源１６の定電圧素子Ｄにコンデンサを並
列に接続する場合があり、このような対策を施し
た場合、出力電圧の立ち上がりが遅くなるために
その間過渡的な低電圧状態が生じ、ステレオ表示
回路が誤動作して不正確な表示がなされる欠点が
ある。
定電圧電源の過渡特性によるステレオ表示の誤
動作を防止する意味からすれば、別に時定数回路
を設けて定電圧電源が定常状態になつた後にステ
レオ表示回路を駆動させるようにすることもでき
るが、この場合には時定数設定が面倒であるばか
りでなく、回路の複雑化、部品点数の増加等に基
づくコストアツプを招き、解決しようとする目的
に対しては不経済である。
動作を防止する意味からすれば、別に時定数回路
を設けて定電圧電源が定常状態になつた後にステ
レオ表示回路を駆動させるようにすることもでき
るが、この場合には時定数設定が面倒であるばか
りでなく、回路の複雑化、部品点数の増加等に基
づくコストアツプを招き、解決しようとする目的
に対しては不経済である。
本考案の目的は簡単な構成で上記したような定
電圧電源の時定数に基づくステレオ表示回路の誤
動作を防止するようにしたステレオ表示誤動作防
止回路を提供することにある。
電圧電源の時定数に基づくステレオ表示回路の誤
動作を防止するようにしたステレオ表示誤動作防
止回路を提供することにある。
以下、本考案の実施例について第２図に基づい
て説明する。
て説明する。
図中１は入力信号、２は同期検波回路であつ
て、前記入力信号１のレベルに応じた直流電圧を
出力するようになつており、３は同期検波回路に
接続されたシユミツトトリガ回路であつて、トラ
ンジスタQ1，Q2及び定電流回路A1，A2により構
成されている。４は電流反転回路、５は表示部を
示し、以上の構成は、従来例と同様であり、これ
らによりステレオ表示回路が構成されている。
て、前記入力信号１のレベルに応じた直流電圧を
出力するようになつており、３は同期検波回路に
接続されたシユミツトトリガ回路であつて、トラ
ンジスタQ1，Q2及び定電流回路A1，A2により構
成されている。４は電流反転回路、５は表示部を
示し、以上の構成は、従来例と同様であり、これ
らによりステレオ表示回路が構成されている。
定電圧電源６には定電圧素子Ｄと並列にコンデ
ンサーＣが接続されており、定電圧回路のＳ／Ｎ
比を改善するようになつている。７は上記定電圧
電源６の過渡的な低電圧状態ではオフとなつてい
るようにしたスイツチング部であつて、トランジ
スタQ3，Q4により構成されている。８は上記ス
イツチング部７からの出力信号により上記ステレ
オ表示回路を駆動させ、又は駆動させないように
制御するため制御信号入力部であつて、実施例に
おいては上記スイツチング部のトランジスタQ3
をトランジスタQ1のベースに接続するようにな
つている。
ンサーＣが接続されており、定電圧回路のＳ／Ｎ
比を改善するようになつている。７は上記定電圧
電源６の過渡的な低電圧状態ではオフとなつてい
るようにしたスイツチング部であつて、トランジ
スタQ3，Q4により構成されている。８は上記ス
イツチング部７からの出力信号により上記ステレ
オ表示回路を駆動させ、又は駆動させないように
制御するため制御信号入力部であつて、実施例に
おいては上記スイツチング部のトランジスタQ3
をトランジスタQ1のベースに接続するようにな
つている。
このような構成において、いま、定電圧電源の
電圧Vsが過渡状態にあつて所定の電圧に達して
いないものとするとトランジスタQ4はオフとな
り、トランジスタQ3は導通状態となるから、ス
イツチング部７の出力信号はアース電位となる。
したがつてトランジスタQ1のベースもアース電
位となり、ステレオ表示回路は駆動せず、表示部
５が誤動作をするおそれはない。
電圧Vsが過渡状態にあつて所定の電圧に達して
いないものとするとトランジスタQ4はオフとな
り、トランジスタQ3は導通状態となるから、ス
イツチング部７の出力信号はアース電位となる。
したがつてトランジスタQ1のベースもアース電
位となり、ステレオ表示回路は駆動せず、表示部
５が誤動作をするおそれはない。
また、定電圧電源の電圧Vsが定常状態となつ
て所定の電圧に達するとトランジスタQ4がオン
となり、トランジスタQ3は遮断状態となるから
トランジスタQ1のベース電圧は定電流電源A1に
依存することとなり、ステレオ表示回路を駆動さ
せることができる。
て所定の電圧に達するとトランジスタQ4がオン
となり、トランジスタQ3は遮断状態となるから
トランジスタQ1のベース電圧は定電流電源A1に
依存することとなり、ステレオ表示回路を駆動さ
せることができる。
本考案に係るステレオ表示誤動作防止回路によ
れば、定電圧回路の過渡的な低電圧状態ではオフ
となつているようにしたスイツチング部からの信
号により、ステレオ表示回路を駆動させ、又は駆
動させないようにしたから定電圧電源電圧が過渡
特性による低電圧状態にあるときにはステレオ表
示はされず、また、定電圧電源電圧が定常状態に
なるとステレオ表示がなされ、従つて誤動作を防
止することができる。さらに定電圧電源回路の過
渡特性をそのまま利用したものであるからスイツ
チング部のタイミングを考慮する必要はなく、回
路が簡単となりIC化に適すると共に回路設定が
容易であるなどの優れた効果を有する。
れば、定電圧回路の過渡的な低電圧状態ではオフ
となつているようにしたスイツチング部からの信
号により、ステレオ表示回路を駆動させ、又は駆
動させないようにしたから定電圧電源電圧が過渡
特性による低電圧状態にあるときにはステレオ表
示はされず、また、定電圧電源電圧が定常状態に
なるとステレオ表示がなされ、従つて誤動作を防
止することができる。さらに定電圧電源回路の過
渡特性をそのまま利用したものであるからスイツ
チング部のタイミングを考慮する必要はなく、回
路が簡単となりIC化に適すると共に回路設定が
容易であるなどの優れた効果を有する。
第１図は従来のステレオ表示回路を示す回路
図、第２図は本考案に係るステレオ表示誤動作防
止回路の実施例を示す回路図である。 ２：同期検波回路、６：定電圧電源、７：スイ
ツチング部、８：制御信号入力部。
図、第２図は本考案に係るステレオ表示誤動作防
止回路の実施例を示す回路図である。 ２：同期検波回路、６：定電圧電源、７：スイ
ツチング部、８：制御信号入力部。
Claims (1)
- 【実用新案登録請求の範囲】 入力パイロツト信号のレベルを検波する同期検
波回路と、該同期検波回路からの出力信号によつ
て駆動されるステレオ表示回路と、これらの回路
に接続された定電圧電源とを備えたステレオマル
チプレツクス回路において、 上記定電圧電源の過渡的な低電圧状態ではオフ
となつているようにしたスイツチング部と、該ス
イツチング部からの出力信号により上記ステレオ
表示回路を制御するための制御信号入力部とを備
えていることを特徴とするステレオ表示誤動作防
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867281U JPS5826249U (ja) | 1981-08-10 | 1981-08-10 | ステレオ表示誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867281U JPS5826249U (ja) | 1981-08-10 | 1981-08-10 | ステレオ表示誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5826249U JPS5826249U (ja) | 1983-02-19 |
| JPS6223165Y2 true JPS6223165Y2 (ja) | 1987-06-12 |
Family
ID=29912794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11867281U Granted JPS5826249U (ja) | 1981-08-10 | 1981-08-10 | ステレオ表示誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826249U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045548U (ja) * | 1983-09-02 | 1985-03-30 | 日本電気株式会社 | ステレオ受信表示回路 |
-
1981
- 1981-08-10 JP JP11867281U patent/JPS5826249U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5826249U (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327298A (en) | Battery backup system for a microcomputer | |
| JPH0965571A (ja) | Ｌｄｍｏｓによるブートストラップ・キャパシタンスの充電 | |
| JPS6223165Y2 (ja) | ||
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| GB1524434A (en) | Circuit arrangement in an electrical device operated with direct-current especially in a timing device | |
| KR0138768B1 (ko) | 소멸성 메모리 보존 시스템 | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JPS6010117Y2 (ja) | Ａｆｔ制御回路 | |
| JPS58159634A (ja) | 停電補償回路 | |
| JPS5853774Y2 (ja) | 車載機器プロセツサのリセツト装置 | |
| KR960004405Y1 (ko) | 공청시스템의 파우어 리스타트(Power Restart) 회로 | |
| JPS623857Y2 (ja) | ||
| KR100187503B1 (ko) | 시간 순서 제어 회로 | |
| KR950003486Y1 (ko) | 정전시 정전판단 및 전원보상 회로 | |
| KR890004801Y1 (ko) | 마이크로 프로세서의 자동 리세트회로 | |
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| JPH073700Y2 (ja) | ミューティング回路 | |
| JPS5834845Y2 (ja) | テレビジヨンジユゾウキ | |
| JPS58154329A (ja) | 切換装置 | |
| JPH0746038Y2 (ja) | 保護装置 | |
| JPS6111775Y2 (ja) | ||
| JPS6125324Y2 (ja) | ||
| JPH01114114A (ja) | オートクリア回路 | |
| JPH0142168Y2 (ja) | ||
| JPS5939803Y2 (ja) | 電源回路 |