JPS60201784A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPS60201784A JPS60201784A JP59058721A JP5872184A JPS60201784A JP S60201784 A JPS60201784 A JP S60201784A JP 59058721 A JP59058721 A JP 59058721A JP 5872184 A JP5872184 A JP 5872184A JP S60201784 A JPS60201784 A JP S60201784A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- digital
- amplitude
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号をアナログ／デジタル変換し、再び
デジタル／アナログ変換する電子機器の映像信号処理装
置に関するものである。
デジタル／アナログ変換する電子機器の映像信号処理装
置に関するものである。
従来例の構成とその問題点
近年、テレビジョンあるいはビデオテープレコーダ（以
下、ＶＴＲと略称する）において映像信り回路をデジタ
ル信号で処理しようとする傾向がある。そのような電子
機器において、アナログの映像信号をデジタルの映像信
号に変換し、再びデジタルの映像信号をアナログの映像
信号に変換しなければならない。
下、ＶＴＲと略称する）において映像信り回路をデジタ
ル信号で処理しようとする傾向がある。そのような電子
機器において、アナログの映像信号をデジタルの映像信
号に変換し、再びデジタルの映像信号をアナログの映像
信号に変換しなければならない。
従来、水平同期信号の付加された映像信号をアナログ／
デジタル変換すると、映像情報のない水平同期信号も一
様に量子化してしまうため、水平同期信号も、量子化誤
差を生じ、実効的に映像情報をアナログ／デジタル変換
させる分解能を低下させ、映像信号の信号対雑音比を劣
化させるという問題があった。
デジタル変換すると、映像情報のない水平同期信号も一
様に量子化してしまうため、水平同期信号も、量子化誤
差を生じ、実効的に映像情報をアナログ／デジタル変換
させる分解能を低下させ、映像信号の信号対雑音比を劣
化させるという問題があった。
上記の問題を解決するには、水平同期信号を取り除き、
映像信号の映像情報だけをアナログ／デジタル変換する
ことが考えられる。しかしながらデジタル変換された映
像信号をアナログ／デジタル変換すると水平同期信号の
ない映像信号になってしまい、水平同期信号の付加され
た映像信りを得るには、水平同期信号の時間や振幅の情
報を記憶しておかなければならない。さらに映像情報と
水平同期信号とを時間ずれなく、付加させることは極め
て困難である。そこで水平同期信号の情報の一部を残す
こと、すなわち第１図の（Ａ）に示す従来の映像信号を
第１図の（Ｂ）に示すように水平同期信号の振幅を圧縮
することが考えられる。水平間ＩＶＩ信υが圧縮された
映像信号をアナログ／デジタル変換する。しかしながら
デジタルに変換された映像信−づを従来のＤ／Ａ （デ
ジタル−アナログ）変換回路でアナログの映像信号に変
換すると、水平同期信号の振幅が圧縮されているため、
水平間期信りの情報を再現することは非常に困難である
。
映像信号の映像情報だけをアナログ／デジタル変換する
ことが考えられる。しかしながらデジタル変換された映
像信号をアナログ／デジタル変換すると水平同期信号の
ない映像信号になってしまい、水平同期信号の付加され
た映像信りを得るには、水平同期信号の時間や振幅の情
報を記憶しておかなければならない。さらに映像情報と
水平同期信号とを時間ずれなく、付加させることは極め
て困難である。そこで水平同期信号の情報の一部を残す
こと、すなわち第１図の（Ａ）に示す従来の映像信号を
第１図の（Ｂ）に示すように水平同期信号の振幅を圧縮
することが考えられる。水平間ＩＶＩ信υが圧縮された
映像信号をアナログ／デジタル変換する。しかしながら
デジタルに変換された映像信−づを従来のＤ／Ａ （デ
ジタル−アナログ）変換回路でアナログの映像信号に変
換すると、水平同期信号の振幅が圧縮されているため、
水平間期信りの情報を再現することは非常に困難である
。
発明の目的
本発明の目的は、水平同期信号の振幅が圧縮されアナロ
グ／デジタル変換された映像信号を、デジタル／アナロ
グ変換特性を選択することによって所定の水平同期信号
の振幅をもつアナログの映像信号を得る映像信号処理装
置を提供することにある。
グ／デジタル変換された映像信号を、デジタル／アナロ
グ変換特性を選択することによって所定の水平同期信号
の振幅をもつアナログの映像信号を得る映像信号処理装
置を提供することにある。
発明の構成
本発明は、検出回路と、Ｄ／Ａ変換回路と、Ｄ／Ａ変換
回路のデジタル／アナログ変換特性を制御する第１の直
流電源と、Ｄ／Ａ変換回路のデジタル／アナログ変換特
性を制御する第２の直流電源と、切シ換えスイッチ回路
とを具備し、前記検出回路でもって、振幅が圧縮された
水平同期化りを検出し、前記スイッチ回路を切り換える
ことにより、振幅が圧縮された水平同期信号に応じたデ
ジタル／アナログ変換特性を選択するように構成し、こ
れにより圧縮された水平同期信号をもつデジタルの映像
信号をデジタル／アナログ変換して所定の水平同期信号
の振幅をもつアナログの映像信号を得るものである。
回路のデジタル／アナログ変換特性を制御する第１の直
流電源と、Ｄ／Ａ変換回路のデジタル／アナログ変換特
性を制御する第２の直流電源と、切シ換えスイッチ回路
とを具備し、前記検出回路でもって、振幅が圧縮された
水平同期化りを検出し、前記スイッチ回路を切り換える
ことにより、振幅が圧縮された水平同期信号に応じたデ
ジタル／アナログ変換特性を選択するように構成し、こ
れにより圧縮された水平同期信号をもつデジタルの映像
信号をデジタル／アナログ変換して所定の水平同期信号
の振幅をもつアナログの映像信号を得るものである。
実施例の説明
第２図は、本発明の一実施例に係る映像信号処理装置の
回路図を示すものである。第２図において、１０は第１
の比較回路、１２Ｆｉ基準回路、１３は遅延回路、１４
は第２の比較回路、１５は第２の比較回路１４の第１の
出力端子、１６は第２の比較回路１４の第２の出力端子
、１７ｉｊ：第１の反転回路、１８は第２の反転回路、
１９はフリップフロップ回路、２ｏはフリップフロップ
回路１９のセット端子、２１はフリップフロップ回路１
９のクリア端子、２３はアンド回路、２２は第３の反転
回路である。
回路図を示すものである。第２図において、１０は第１
の比較回路、１２Ｆｉ基準回路、１３は遅延回路、１４
は第２の比較回路、１５は第２の比較回路１４の第１の
出力端子、１６は第２の比較回路１４の第２の出力端子
、１７ｉｊ：第１の反転回路、１８は第２の反転回路、
１９はフリップフロップ回路、２ｏはフリップフロップ
回路１９のセット端子、２１はフリップフロップ回路１
９のクリア端子、２３はアンド回路、２２は第３の反転
回路である。
本実施例の映像信号処理装置について、その動作を以下
に説明する。まず、水平同期信号を検出する動作を説明
する。水平同期信ちは第１図Ｂに示すように、ペデスタ
ルレベル以下であり、かつ水平同期信号の始捷りは、立
ち下がりエツジになっていて、水平同期信号の終りは立
ち上がりエツジになっているという特徴をもっている。
に説明する。まず、水平同期信号を検出する動作を説明
する。水平同期信ちは第１図Ｂに示すように、ペデスタ
ルレベル以下であり、かつ水平同期信号の始捷りは、立
ち下がりエツジになっていて、水平同期信号の終りは立
ち上がりエツジになっているという特徴をもっている。
そこで、水平同期信号を検出する際、ペデスタルレベル
以下であること、および、同時に立ち下がりエツジを検
出して、制御出力を切換え、次にペデスタルレベル以下
であること、および、同時に立ち上がりエツジを検出し
て、制御出力を切り換えることによって、水平同期信号
の検出を実現する。
以下であること、および、同時に立ち下がりエツジを検
出して、制御出力を切換え、次にペデスタルレベル以下
であること、および、同時に立ち上がりエツジを検出し
て、制御出力を切り換えることによって、水平同期信号
の検出を実現する。
そこで、まずペデスタルレベル以下であることを検出す
る動作を説明する。
る動作を説明する。
振幅が圧縮された水平同期信号をもつデジタルの映像信
号は、入力端子１を介し第１の比較回路１１に入力され
る。基準回路１２は前記映像信号のペデスタルレベルを
デジタル化した信号を出力し、第１の比較回路１ｏに入
力する。
号は、入力端子１を介し第１の比較回路１１に入力され
る。基準回路１２は前記映像信号のペデスタルレベルを
デジタル化した信号を出力し、第１の比較回路１ｏに入
力する。
第１の比較回路１ｏは、入力された前記映像信号の振幅
とペデスタルレベルとを比較し、入力された前記映像信
号の振幅がペデスタルレベル以下のときは、第１の比較
回路１０の出力端子１１に高い電圧を出力し、第３図の
Ｂに示す制御出力を得る。
とペデスタルレベルとを比較し、入力された前記映像信
号の振幅がペデスタルレベル以下のときは、第１の比較
回路１０の出力端子１１に高い電圧を出力し、第３図の
Ｂに示す制御出力を得る。
このようにして、ペデスタルレベル以下であることを検
出する。
出する。
次に、立ち下がりエツジを検出する動作を説明する。水
平同期信号が圧縮されアナログ／デジタル変換された映
像信号を遅延回路１３および第２の比較回路１４に入力
する。遅延回路１３は、Ｄ／ム変換回路が動作する１ク
ロック時間遅延させ、前記映像信号を出力する。遅延さ
せた前記映像信号も第２の比較回路１４に入力する。
平同期信号が圧縮されアナログ／デジタル変換された映
像信号を遅延回路１３および第２の比較回路１４に入力
する。遅延回路１３は、Ｄ／ム変換回路が動作する１ク
ロック時間遅延させ、前記映像信号を出力する。遅延さ
せた前記映像信号も第２の比較回路１４に入力する。
第２の比較回路１４は、前記映像信号の振幅と遅延され
た前記映像信号の振幅とを比較し、遅延された前記映像
信号の振幅の方が大きいときは、第２の比較回路１４の
第１の出力端子１５に高い電圧を出力して、第３図のＣ
に示す制御出力を得る。上記のようにして、立ち下がり
エツジを検出する。このようにして水平同期信号の始ま
りが検出される。水平同期信号の期間制御出力を糺：持
しなければならないので、第２の比較回路１４の第１の
出力端子１５に出力される高い電圧を、反転回路１７を
介してフリップフロップ回路１９のセット入力端子２ｏ
に入力し、フリップフロップ回路１９の出力を高い電圧
にする。
た前記映像信号の振幅とを比較し、遅延された前記映像
信号の振幅の方が大きいときは、第２の比較回路１４の
第１の出力端子１５に高い電圧を出力して、第３図のＣ
に示す制御出力を得る。上記のようにして、立ち下がり
エツジを検出する。このようにして水平同期信号の始ま
りが検出される。水平同期信号の期間制御出力を糺：持
しなければならないので、第２の比較回路１４の第１の
出力端子１５に出力される高い電圧を、反転回路１７を
介してフリップフロップ回路１９のセット入力端子２ｏ
に入力し、フリップフロップ回路１９の出力を高い電圧
にする。
フリップフロップ回路１９の出力と第１の比較回路１１
の出力とをアンド回路２２に入力する。
の出力とをアンド回路２２に入力する。
このようにして水平同期信号の始まりを検出したとき、
アンド回路２３の出力は、高い電圧の状態になる。
アンド回路２３の出力は、高い電圧の状態になる。
最後に立ち上がりエツジを検出する動作を説明する。立
ち上がりエツジを検出する動作は、立ち下がシエッジを
検出する動作と同様に、水平同期信号が圧縮されアナロ
グ／デジタル変換された映像信号を遅延回路１３および
第２の比較回路１４に入力する。遅延回路１３は、Ｄ／
Ａ変換回路が動作する１クロック時間遅延させ、前記映
像信号を出力する。遅延させた前記映像信りも第２の比
較回路１４に入力する。
ち上がりエツジを検出する動作は、立ち下がシエッジを
検出する動作と同様に、水平同期信号が圧縮されアナロ
グ／デジタル変換された映像信号を遅延回路１３および
第２の比較回路１４に入力する。遅延回路１３は、Ｄ／
Ａ変換回路が動作する１クロック時間遅延させ、前記映
像信号を出力する。遅延させた前記映像信りも第２の比
較回路１４に入力する。
第２の比較回路１４は、前記映像信号の振幅と遅延され
た前記映像信号の振幅とを比較し、遅延された前記映像
信号の振幅の方が小さいときは、第２の比較回路１４の
第２の出力端子１６に高い電圧を出力して、第３図のＤ
に示す制御出力を得る。上記のようにして、立ち上がシ
エソジを検出する。このようにして水平同期信りの終わ
りが検出される。次の水平同期信号まで制御出力を維持
しなければならないので、第２の比較回路１４の第２の
出力端子１６に出力される高い電圧を、反転回路１８を
介してフリップフロップ回路１９のクリア入力端子２１
に入力し、フリップフロップ回路１９の出力を低い電圧
にする。
た前記映像信号の振幅とを比較し、遅延された前記映像
信号の振幅の方が小さいときは、第２の比較回路１４の
第２の出力端子１６に高い電圧を出力して、第３図のＤ
に示す制御出力を得る。上記のようにして、立ち上がシ
エソジを検出する。このようにして水平同期信りの終わ
りが検出される。次の水平同期信号まで制御出力を維持
しなければならないので、第２の比較回路１４の第２の
出力端子１６に出力される高い電圧を、反転回路１８を
介してフリップフロップ回路１９のクリア入力端子２１
に入力し、フリップフロップ回路１９の出力を低い電圧
にする。
フリップフロップ回路１９の出力と第１の比較゛回路１
１の出力とをアンド回路２２に入力する。
１の出力とをアンド回路２２に入力する。
このようにして水平同期信号の終わりを検出したとき、
アンド回路２３の出力は、低い電圧の状態になる。上記
のことから、アンド回路２３は水平同期信号期間だけ、
高い電圧を出力して、アンド回路２３の出力端子２４に
第３図のＦに示す制御出力をｆｆＪ、水平同期信号を検
出する。さて、次にスイッチ回路を切シ換えて、デジタ
ル／アナログ変換特性を切り換える動作について説明す
る。
アンド回路２３の出力は、低い電圧の状態になる。上記
のことから、アンド回路２３は水平同期信号期間だけ、
高い電圧を出力して、アンド回路２３の出力端子２４に
第３図のＦに示す制御出力をｆｆＪ、水平同期信号を検
出する。さて、次にスイッチ回路を切シ換えて、デジタ
ル／アナログ変換特性を切り換える動作について説明す
る。
アンド回路２３が出力する制御出力は、第１のスイッチ
回路３および反転回路２６を介してスイッチ回路５に入
力される。
回路３および反転回路２６を介してスイッチ回路５に入
力される。
アンド回路２３の出力が高い電圧のときは、第２のスイ
ッチ回路５は開放され、第２の直流電源６とＤ／ム変換
回路７のリファレンス電圧接続端子９とは切り離され、
第１のスイッチ回路３は短絡され、第１の直流電源４と
Ｄ／Ａ変換回路７のリファレンス電圧接続端子９とは接
続される。このようにして水平同期信号の期間では、第
１の直流電源４の有するリファレンス電圧で、Ｄ／Ａ変
換回路７はデジタル／アナログ変換する。一方、アンド
回路２３の出力が低い電圧のときは第１のスイッチ回路
３は開放され、第１の直流電源４とＤ／Ａ変換回路７の
リファレンス電圧接続端子９とは切シ離され、第２のス
イッチ回路５は短絡され、第２の直流電源６とＤ／Ａ変
換回路７のリファレンス電圧接続端子９とは接続される
。このようにして水平同期信号以外の期間では、第２の
直流電源６の有するリファレンス電圧でＤ／ム変換回路
７はデジタル／アナログ変換する。上記のようにして、
スイッチ回路を切り換えることにより、デジタル／アナ
ログ変換特性を切り換えて出力端子８に、水平同期信号
が所定の振幅をもつ映像信号を得る。
ッチ回路５は開放され、第２の直流電源６とＤ／ム変換
回路７のリファレンス電圧接続端子９とは切り離され、
第１のスイッチ回路３は短絡され、第１の直流電源４と
Ｄ／Ａ変換回路７のリファレンス電圧接続端子９とは接
続される。このようにして水平同期信号の期間では、第
１の直流電源４の有するリファレンス電圧で、Ｄ／Ａ変
換回路７はデジタル／アナログ変換する。一方、アンド
回路２３の出力が低い電圧のときは第１のスイッチ回路
３は開放され、第１の直流電源４とＤ／Ａ変換回路７の
リファレンス電圧接続端子９とは切シ離され、第２のス
イッチ回路５は短絡され、第２の直流電源６とＤ／Ａ変
換回路７のリファレンス電圧接続端子９とは接続される
。このようにして水平同期信号以外の期間では、第２の
直流電源６の有するリファレンス電圧でＤ／ム変換回路
７はデジタル／アナログ変換する。上記のようにして、
スイッチ回路を切り換えることにより、デジタル／アナ
ログ変換特性を切り換えて出力端子８に、水平同期信号
が所定の振幅をもつ映像信号を得る。
発明の効果
以上の説明から明らかなように、本発明は検出回路と第
１のスイッチ回路と第１の直流電源と第２のスイッチ回
路と第２の直流電源を含めて構成され、圧縮された水平
同期信号を検出し、水平同期信号に応じて、デジタル／
アナログ変換特性を選択することによって、水平同期信
号が所定の振幅をもつ映像信号を得ることができ、水平
同期信号の情報を損うことなく、実効的な映像情報の分
解能を向上させ、量子化による誤差を低減し、映像信号
の信号対雑音比を向上させるというすぐれた効果が得ら
れる。
１のスイッチ回路と第１の直流電源と第２のスイッチ回
路と第２の直流電源を含めて構成され、圧縮された水平
同期信号を検出し、水平同期信号に応じて、デジタル／
アナログ変換特性を選択することによって、水平同期信
号が所定の振幅をもつ映像信号を得ることができ、水平
同期信号の情報を損うことなく、実効的な映像情報の分
解能を向上させ、量子化による誤差を低減し、映像信号
の信号対雑音比を向上させるというすぐれた効果が得ら
れる。
また、圧縮された水平同期信号を用いて、所定の水平同
期信号を再現しているので、水平同期信号と映像情報と
は時間ずれを生じることなく、映像信号を再現すること
が可能である。さらに、水平同期信号を検出するにあた
り、ペデスタルレベル以下であることを検出することに
おいて、基準回路は、デジタル化された映像信号のペデ
スタルレベルの信号を容易にプリセットすることが可能
であり、この基準信号とデジタル変換された映像信号と
を比較するので、比較回路は安定した制御出力を出力す
る。
期信号を再現しているので、水平同期信号と映像情報と
は時間ずれを生じることなく、映像信号を再現すること
が可能である。さらに、水平同期信号を検出するにあた
り、ペデスタルレベル以下であることを検出することに
おいて、基準回路は、デジタル化された映像信号のペデ
スタルレベルの信号を容易にプリセットすることが可能
であり、この基準信号とデジタル変換された映像信号と
を比較するので、比較回路は安定した制御出力を出力す
る。
第１図（Ａ） 、 （Ｂ）は従来の映像信号の波形図と
水平同期信号の振幅を圧縮した映像信号の波形図、第２
図は本発明の一実施例の回路図、第３図は第２図におけ
る各部の信り°波形図である。 ２・・・・・・検出回路、３．６・・・・・・スイッチ
回路、４゜ｅ・・・・・・直流電源、７・・・・・・Ｄ
／ム変換回路、１１・・・・・・比較回路、１２・・・
・・・基準回路、１３・・・・・・遅延回路、１４・・
・・・・比較回路、１７．１８．２５・・・・・・反転
回路、１９・・・・・・フリップフロップ回路、２３・
・・・・・アンド回路。
水平同期信号の振幅を圧縮した映像信号の波形図、第２
図は本発明の一実施例の回路図、第３図は第２図におけ
る各部の信り°波形図である。 ２・・・・・・検出回路、３．６・・・・・・スイッチ
回路、４゜ｅ・・・・・・直流電源、７・・・・・・Ｄ
／ム変換回路、１１・・・・・・比較回路、１２・・・
・・・基準回路、１３・・・・・・遅延回路、１４・・
・・・・比較回路、１７．１８．２５・・・・・・反転
回路、１９・・・・・・フリップフロップ回路、２３・
・・・・・アンド回路。
Claims (2)
- （１）振幅が圧縮された水平同期信号を付加されたデジ
タルの映像信号を所定の振幅の水平同期信号をもつアナ
ログの映像信号に変換する装置であって、前記振幅が圧
縮された水平同期信号を検出する検出回路と、デジタル
−アナログ変換回路と、前記デジタル−アナログ変換回
路のデジタル／アナログ変換特性を前記水平同期信号に
応じるよう制御する第１の直流電源と、前記デジタル−
アナログ変換回路のデジタル／アナログ変換特性を振幅
が圧縮されていない映像信号に応じるよう制御する第２
の直流電源と、切り換えスイッチ回路とを具備し、前記
検出回路でもって前記水平同期信号を検出し、検出信号
を前記切り換えスイッチ回路の制御信号として用い、前
記水平同期信号に対しては第１の直流電源を選択してデ
ジタル−アナログ変換回路と接続して、デジタル−アナ
ログ変換回路のリファレンス電圧を第１の直流電源の電
圧に選択して、第１のデジタル／アナログ変換特性を得
、振幅が圧縮されていない映像信号に対しては、第２の
直流電源を選択して、デジタル−アナログ変換回路と接
続して、デジタル−アナログ変換回路のリファレンス電
圧を第２の直流電源の電圧に選択して、第２のデジタル
／アナログ変換特性を得るようにし、デジタル／アナロ
グ変換特性を選択することにより所定の振幅の水平同期
信号をもつアナログの映像信号を得ることを特徴とする
映像信号処理装置。 - （２）ペデスタルレベルを出力する基準回路と、ペデス
タルレベルと前記映像信号の振幅とを比較する第１の比
較回路と、一定時間映像信号を遅延させる遅延回路と、
遅延された映像信号の振幅と前記映像信号の振幅とを比
較する第２の比較回路と、フリップフロップ回路と、ア
ンド回路とを具備し、前記基準回路が出力するペデスタ
ルレベルと前記映像信号とを第１の比較回路に入力して
、前記映像信号がペデスタルレベル以下であることを検
出し、前記遅延回路により遅延された前記映像信号と前
記映像信号とを第２の比較回路に入力し、立ち下がりエ
ツジおよび立ち上がりエツジを検出して、水平同期信号
の期間、出力を一定に保つようフリップフロップ回路に
入力し、フリップフロップ回路の出力と、ペデスタルレ
ベル以下であることを検出した制御出力とをアンド演算
することにより、水平同期信号を検出することを特徴と
する特許請求の範囲第１項記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058721A JPS60201784A (ja) | 1984-03-27 | 1984-03-27 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058721A JPS60201784A (ja) | 1984-03-27 | 1984-03-27 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201784A true JPS60201784A (ja) | 1985-10-12 |
Family
ID=13092358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058721A Pending JPS60201784A (ja) | 1984-03-27 | 1984-03-27 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201784A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322314A (en) * | 1976-08-13 | 1978-03-01 | Hitachi Ltd | Synchoronizi ng signal compressing modulation system |
| JPS5470812A (en) * | 1977-11-16 | 1979-06-07 | Hitachi Ltd | Video magnetic recorder |
| JPS5712353A (en) * | 1980-06-26 | 1982-01-22 | Otsuka Chem Co Ltd | Composite and method for detecting fault of electric wire |
| JPS58108878A (ja) * | 1981-12-23 | 1983-06-29 | Sanyo Electric Co Ltd | 自動利得制御回路 |
-
1984
- 1984-03-27 JP JP59058721A patent/JPS60201784A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322314A (en) * | 1976-08-13 | 1978-03-01 | Hitachi Ltd | Synchoronizi ng signal compressing modulation system |
| JPS5470812A (en) * | 1977-11-16 | 1979-06-07 | Hitachi Ltd | Video magnetic recorder |
| JPS5712353A (en) * | 1980-06-26 | 1982-01-22 | Otsuka Chem Co Ltd | Composite and method for detecting fault of electric wire |
| JPS58108878A (ja) * | 1981-12-23 | 1983-06-29 | Sanyo Electric Co Ltd | 自動利得制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163624B2 (ja) | ビデオ信号ディジタルデータ抽出器 | |
| JPS6489791A (en) | Television receiver | |
| JPS6350274A (ja) | 自動利得制御装置 | |
| US4853782A (en) | Clamping circuit for clamping video signal | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| JPS60201784A (ja) | 映像信号処理装置 | |
| JP2501952B2 (ja) | テレビジョン受像機の画面停止回路 | |
| JPH0516209B2 (ja) | ||
| JPS592431A (ja) | アナログ・デイジタル変換器 | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| JPS6153884A (ja) | 映像信号処理装置 | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| KR0160118B1 (ko) | 자동이득조절회로 | |
| JP2751351B2 (ja) | 映像信号再生処理回路 | |
| KR940004806Y1 (ko) | 멀티 r. g. b출력을 위한 변환장치 | |
| KR19980036044A (ko) | 비디오 시스템의 클램프 장치 | |
| JPS6259419A (ja) | クランプ回路 | |
| JPH0813111B2 (ja) | 自動利得制御回路 | |
| JPS60185473A (ja) | 映像信号制御装置 | |
| JPH0420178A (ja) | 映像信号処理装置 | |
| JPS6373785A (ja) | 磁気記録再生装置 | |
| JPH0758638A (ja) | Ａ／ｄ変換装置 | |
| JPH1188901A (ja) | 自動利得制御装置 | |
| JPH0537814A (ja) | クランプ制御回路 | |
| JPS6115493A (ja) | 色信号処理装置 |