JPS6020224A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体集積回路装置に関するもので、例え
ば、ＣＭＯＳ　（相補型ＭＯＳ）により構成されたｌチ
ップのマイクロコンピュータに有効な技術＆：ＩＩする
ものである。

〔背景技術〕

本ｍ＊明者は、１チツプのマイクロコンピュータ等の半
導体集積回路装置において、そのシス２テムクロフクを
内部（ソフトウェア）と外部（制御端子）との双方から
ｍ１ｔｔできるようにすることによって、何も情報処理
を行わないとき、又は低速のメモリのアクセス時等にシ
ステムクロックを一時的に停止させて低消費電力化を図
ることを考えた。

〔発明の目的〕

この発明の目的は、低消費電力化を図ったマイクロプロ
セッサを含む半導体集積回路装置を提供することにある
。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、システムクロック発生回路の出力部にゲート
機能を設けるとともに、内部の信号と外部端子から入力
された信号により選択的にその送出を制御するものであ
る。

〔実施例〕

第１図には、この発明を１チツプのマイクロコンピュー
タに適用した場合の一実施例のブロック図が示されてい
る。同図において、破線で囲まれた部分の各回路ブロッ
クは、公知の半導体集積回路の製造技術によって、シリ
コンのような半導体基板上において形成される。特に制
限されないが、上記各回路ブロックは、０Ｍ０３回路に
より構成される。

記号１で示されているのは、マイクロプロセッサＣＰＵ
である。このマイクロプロセッサＣＰＵは、その主要構
成ブロックが代表として例示的に示されいる。すなわち
、マイクロプロセッサｃＰＵは、アキュムレータＡ、イ
ンデックスレジスタＸ、コンディションコードレジスタ
ｃｃ、スタックポインタＳＰ、プログラムカウンタＰＣ
Ｈ，ＰＣＬ及び算術論理演算ユニッ）ＡＬＵ並びにｃｐ
ＵコントローラＣＰＵＣ０ＮＴ等により構成される。こ
のようなマイクロプロセッサＣＰＵの構成は、周知であ
るのでその詳細な説明を省略する。。

記号２ないし５で示されているのは、入力、出力ポート
であり、このうち記号２ないし４で示されているのは、
データ方向レジスタＲＡないしＲＣが設けられており、
入出力ボートとして用いられる。また、記号５で示され
ているのは、入力専用ポートである。

記号６で示されているのは、発振回路を構成するための
増幅回路であり、特に制限されないが、外付は水晶振動
子等を接続することによって発振動作を行う。この発振
出力は、分周回路７に入力され、この分周回路７により
上記マイクロプロセッサＣＰＵの動作に必要なりロック
信号を形成し、ゲート回路８を通して送出する。上記ゲ
ート回路８には、外部端子から供給される制御信号と、
内部で形成された制御信号とによりそのゲート制御動作
が行われる。

記号９で示されているのは、ＲＡＭ　（ランダム・アク
セス・メモリ）であり、主として一時データの記憶回路
として用いられる。また、記号１゜で示されているのは
、ＲＯＭ　（リード−オンリー・メモリ）であり、各種
情報処理のためのプログラムが書込まれている。

以上の各回路ブロックは、マイクロプロセッサＣＰＵを
中心としてバスＢＵＳにより相互に接続されている。こ
のバスＢＵＳには、アドレスバスとデータバスとが含ま
れるものである。

第２図には、システムクロックを形成する回路の一実施
例の回路図が示されている。

反転増幅回路６の出力及び入力は、それぞれ外部端子Ｐ
２．Ｐ３に接続されている。また、その入出力間には、
バイアス抵抗Ｒが設けられる。これらの外部端子Ｐ２．
Ｐ３に水晶振動子等を接続することにより発振動作を行
う、この発振信号は、分周回路７に伝えられる。この分
周回路７で形成されたクロック信号φは、一方において
ゲート回路８を構成するＮＯＲゲー）Ｇｌに入力される
。

また、上記クロック信号φは、他方においてフリップフ
ロップＦＦＩ、ＦＦ２のクロック端子Ｃに供給される。

また、タイマー回路等のように定常的にクロックを必要
とする回路のクロックφｌとして供給される。

上記フリップフロップＦＦＩの入力端子りには、外部端
子Ｐ１からの信号Ａが供給される。このフリップフロッ
プＦＦＩの出力信号Ｑは、下記Ｎ。

Ｒゲート回路Ｇ１の制御信号として用いられる。

上記ＮＯＲゲート−路Ｇ１を通したクロックは、特に制
限されないが、一方においてインバータ！■を介して第
１のシステムクロックとして内！回路に伝えられる。ま
た、他方においてＮＯＲゲート回路Ｇ２に入力される。

上記フリップフロップＦＦ２の入力端子りには、マイク
ロプロセッサＣＰＵ等の内部回路で形成された信号、言
い換えれば、特定の命令信号（クロツク停止命令）Ｂに
より形成された信号が入力される。また、そのリセット
端子Ｒには、同様に内部回路で形成されたクロック起動
信号Ｃが供給される。このクロック起動信号は、内部回
路の多くがその動作を停止しているので、タイマー回路
又は割り込み信号等に基づいて形成される。そして、こ
のフリップフロップＦＦ２の出力信号Ｑは、上記ＮＯＲ
ゲート回路Ｇ２の制御信号として用いられる。このＮＯ
Ｒゲート回路Ｇ２から第２のシステムクロックφ３が内
部回路に供給される。

次に第２図の実施例回路の動作を説明する。

フリップフロラ１ＦＦＩ、ＦＦ２が共にリセット状態の
ときには、それぞれの出力信号Ｑがともにロウレベル（
論理″０”）になっているので、ＮＯＲゲート回路Ｇｌ
、Ｇ２は共にゲートを開いた状態となる。したがって、
第１．第２のシステムクロックφ２．φ３が共に内部回
路に供給される。この状態において、外部端子Ｐ１をハ
イレベルにすると、クロックφに同期してフリップフロ
ップＦＦＩの出力信号Ｑはハイレベルになる。これによ
り、ＮＯＲゲート回路Ｇ１が閉じるので、システムクロ
ックφ２．φ３の送出が停止される。

このように外部端子Ｐ１からシステムクロックφ１、φ
２の送出を停止させたときには、その外部端子Ｐ１を再
びロウレベルにすることによって、システムクロックφ
１．φ２の送出が再び開始される。

また、内部のソフトウェアによって形成された上記特定
の命令の実行により停止信号Ｂがハイレベルにされると
、フリップフロップＦＦ２の出力信号Ｑは、クロックφ
に同期してハイレベルにされる。これにより、ＮＯＲゲ
ート回路Ｇ２は閉じるため、システムクロックφ３の送
出は停止される。すなわち、この状態では、システムク
ロックφ２が送出されてシステムクロックφ３の送出が
停止される。

なお、クロックφ１は定常的に送出されることにより、
タイマー回路等のように常時動作状態である必要のある
回路は動作している。したがって、上記システムクロッ
クφ２又はφ１により動作状態にある回路によって、シ
ステムクロックの起動信号Ｃが形成される。例えば、一
定の時間を計測するタイマー回路又は割り込み回路等に
より上記起動信号Ｃが形成される。これにより、フリッ
プフロップＦＦ２はリセットされる。したがって、その
出力信号ＱのロウレベルによりＮＯＲゲート回路Ｇ２が
開くので、システムクロνりφ３は再び送出されること
になる。

この実施例では、このようにシステムクロックの送出、
停止を外部端子から供給される信号と内部回路（ソフト
ウェア）で形成された信号の双方により制御することが
できる。

（効　果） （１）システムクロックの送出及び停止を外部から直接
又は内部回路（ソフトウェア）により制御出来ることに
よって、必要に応じた動作制御を行うことができるとい
う効果が得られる。例えば、低速メモリとのデータ授受
を行うときには、その必要な部分のみを動作状態にして
他の回路ブロックの動作を停止できるものとなる。又は
、何も情報処理を行わないときには、全回路ブロックの
動作を停止させることができる。このような機能を設け
ることによって、特に０Ｍ０３回路にあっては、信号の
変化時にしか直流電流を消費しないから消費電力を大幅
に低下させることができる。また、論理回路が負荷手段
と駆動手段からなるスタティック型回路にあっては、そ
の動作周波数に比例して消費電力が増加するので、いわ
ゆるＥ／Ｅ型ＭＯ３，Ｅ／Ｄ型ＭＯＳ回路においてもそ
の低消費電力化を図ることができる。

（２）外部端子から直接又はソフトウェアの双方により
システムクロックの送出、停止の制御を行うことができ
る。から、その制御がより柔軟にできるという効果が得
られる。

（３）上記（１１及び（２）により、マイクロコンピュ
ータ等の半導体集積回路装置の利用法又は用途を拡大で
き、るという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、システムクロ
ックとして、高周波数のクロックと低周波数のクロック
とを用意しておいて、上記ゲート回路により切り換えて
送出するものであってもよい。また、マイクロコンピュ
ータを構成するシステム構成は、種々の変形を採ること
ができるものである。

〔利用分野〕

以上の説明では主として本願発明者によってなされた発
明をその背景となった技術分野である１チツプのマイク
ロコンピュータを例にして説明したが、これに限定され
るものではなく、クロック信号により情報処理動作を行
うディジタル半導体集積回路装置に広く利用できるもの
である。

【図面の簡単な説明】

第１図は、この発明をマイクロコンピュータに適用した
場合の一実施例を示すブロック図、第２図は、そのシス
テムクロックを形成する回路の一実施例を示す回路図で
ある。 １・・マイクロプロセッサＣＰＵ、２〜５・・ボート、
６・・反転増幅回路、７・・分周回路、８・・ゲート回
路、９　・・ＲＡＭ、　１０　・−ＲＯ１

Claims (1)

1. 【特許請求の範囲】 １、基準発振回路と、この発振出力を受けて所定のクロ
   ック信号を形成する分周回路と、外部端子からの制御信
   号又は内部回路で形成された信号により上記クロック信
   号を選択的に送出するゲート、回路と、このゲート回路
   を通したクロック信号を受けて動作するマイクロプロセ
   ッサとを含むことを特徴とする半導体集積回路装置。 ２、上記内部回路で形成される信号は、特定の命令語又
   はタイマーにより形成されるものであることを特徴とす
   る特許請求の範囲第１項記載の半導体集積回路装置。 ３、上記半導体集積回路装置は、０Ｍ０３回路で構成さ
   れた１チンブのマイクロコンピュータであることを特徴
   とする特許請求の範囲第１又は第２項記載の半導体集積
   回路装置。