JPH02268358A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02268358A JPH02268358A JP1090309A JP9030989A JPH02268358A JP H02268358 A JPH02268358 A JP H02268358A JP 1090309 A JP1090309 A JP 1090309A JP 9030989 A JP9030989 A JP 9030989A JP H02268358 A JPH02268358 A JP H02268358A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- microcomputer
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野］
本発明は、マイクロコンピュータの入力回路に関する。
【従来の技術］
マイクロコンピュータへの入力方式としては、電気機械
部品を含む接点を用いた場合（例えば、キーボード）、
各種センサからの入力、あるいは入力信号の入力幅に変
調をかけたもの等、多くの入力方式がある。
部品を含む接点を用いた場合（例えば、キーボード）、
各種センサからの入力、あるいは入力信号の入力幅に変
調をかけたもの等、多くの入力方式がある。
従来のマイクロコンピュータでは、用途すなわち入力方
式に応じて、マイクロコンピュータの入力回路を構成す
ることが一般的である。
式に応じて、マイクロコンピュータの入力回路を構成す
ることが一般的である。
〔発明が解決しようとする課題１
しかし、前述の従来技術によると、用途に応じて、各々
に見合ったマイクロコンピュータの入力回路を開発する
ため、多大な開発労力、開発期間を必要とする。また、
汎用としてマイクロコンピュータを用いる場合には、マ
イクロコンピュータの入力回路に合わせて外部回路を構
成し、入力方式に対応させる等の手段が必要となるとい
った課題を有している。
に見合ったマイクロコンピュータの入力回路を開発する
ため、多大な開発労力、開発期間を必要とする。また、
汎用としてマイクロコンピュータを用いる場合には、マ
イクロコンピュータの入力回路に合わせて外部回路を構
成し、入力方式に対応させる等の手段が必要となるとい
った課題を有している。
そこで本発明はこのような課題を解決するためのもので
、その目的とするところは、用途すなわち入力方式に関
わらず、単一の回路構成を有する入力回路を用いて、マ
イクロコンビニーりのソフト処理により入力回路の設定
を変＾て、各種入力方式に対応させることができるマイ
クロコンピュータを提供することを目的としている。
、その目的とするところは、用途すなわち入力方式に関
わらず、単一の回路構成を有する入力回路を用いて、マ
イクロコンビニーりのソフト処理により入力回路の設定
を変＾て、各種入力方式に対応させることができるマイ
クロコンピュータを提供することを目的としている。
［課題を解決するための手段］
本発明のマイクロコンピュータは、前述の課題を解決す
るための手段として、入力端子に入力される入力信号の
幅が設定値以上であると入力信号を入力する入力手段と
、前記入力手段から前記内部回路に入力される時の入力
信号の最小幅の設定値を格納する記憶手段と、前記記憶
手段の設定値に応じて前記入力回路から前記内部回路へ
入力される入力信号の最小幅を制御する制御手段を有す
ることを特徴とする。
るための手段として、入力端子に入力される入力信号の
幅が設定値以上であると入力信号を入力する入力手段と
、前記入力手段から前記内部回路に入力される時の入力
信号の最小幅の設定値を格納する記憶手段と、前記記憶
手段の設定値に応じて前記入力回路から前記内部回路へ
入力される入力信号の最小幅を制御する制御手段を有す
ることを特徴とする。
〔実 施 例］
以上に本発明の実施例を図面に基づいて説明する。
第１図は、本発明のマイクロコンビエータの要部を示す
ブッロク図である。入力端子ｌに入力された入力信号は
、入力回路２により内部回路７に伝達される０発振回路
３で生成されたクロック信号は、直接または分周回路４
で分周され制御回路５に入力される。前記入力信号の入
力最小幅の設定値を格納するレジスタ６には、マイクロ
コンピュータへの命令により設定値を自由に書き変える
ことができる。レジスタ６の出力は、制御回路５へ入力
され、制御回路５の出力信号は入力回路２の制御信号と
なる。
ブッロク図である。入力端子ｌに入力された入力信号は
、入力回路２により内部回路７に伝達される０発振回路
３で生成されたクロック信号は、直接または分周回路４
で分周され制御回路５に入力される。前記入力信号の入
力最小幅の設定値を格納するレジスタ６には、マイクロ
コンピュータへの命令により設定値を自由に書き変える
ことができる。レジスタ６の出力は、制御回路５へ入力
され、制御回路５の出力信号は入力回路２の制御信号と
なる。
例えば、制御回路５を選択回路で構成し、レジスタ６の
内容により、発振回路３１分周回路４から入力されたク
ロックのうちどれか１つを選択し出力信号とし、入力回
路２の制御信号とする。
内容により、発振回路３１分周回路４から入力されたク
ロックのうちどれか１つを選択し出力信号とし、入力回
路２の制御信号とする。
入力回路２は、一実施例として、インバータ２１、ＮＯ
Ｒゲート２２、ＮＡＮＤゲート２３で図の様に構成され
ている。
Ｒゲート２２、ＮＡＮＤゲート２３で図の様に構成され
ている。
第２図に本実施例のタイミングチャート図を示す、第２
図において、１００は入力回路２の制御クロック、ｌは
入力端子への入力信号、１００〜１０６は入力回路２の
内部のノード信号である。
図において、１００は入力回路２の制御クロック、ｌは
入力端子への入力信号、１００〜１０６は入力回路２の
内部のノード信号である。
第１図の入力回路２では、入力端子１に入力される波形
が少なくとも２クロック半以上“ＬＯＷ”の期間が続か
ないと、内部回路７には“ＬＯＷ”を伝達しない様に構
成されている。
が少なくとも２クロック半以上“ＬＯＷ”の期間が続か
ないと、内部回路７には“ＬＯＷ”を伝達しない様に構
成されている。
従って、レジスタ６の設定により、制御回路５で入力回
路２の制御クロック１００を選択してやることにより、
入力端子ｌへの入力信号の入力される最小幅を自由に変
えることができる。
路２の制御クロック１００を選択してやることにより、
入力端子ｌへの入力信号の入力される最小幅を自由に変
えることができる。
本発明の他の一実施例としては、入力回路２のＮＯＲゲ
ート２２、ＮＡＮＤゲート２３を入れ替えてやることに
より、入力波形に’Ｈｉｇｈ”の期間が続かないと、内
部回路７に’Ｈｉｇｈ”を伝達しない様に構成すること
ができる。
ート２２、ＮＡＮＤゲート２３を入れ替えてやることに
より、入力波形に’Ｈｉｇｈ”の期間が続かないと、内
部回路７に’Ｈｉｇｈ”を伝達しない様に構成すること
ができる。
［発明の効果］
以上述べたように、本発明は入力信号の最小幅を設定す
るレジスタと、入力回路と制御する制御回路を設け、レ
ジスタの設定により入力回路の制御クロックを選択する
回路構成により、マイクロコンピュータのソフト処理で
入力回路の入力信号の最小幅の設定を変えることができ
、各種の入力幅に関する入力方式に対応できる効果を有
する。
るレジスタと、入力回路と制御する制御回路を設け、レ
ジスタの設定により入力回路の制御クロックを選択する
回路構成により、マイクロコンピュータのソフト処理で
入力回路の入力信号の最小幅の設定を変えることができ
、各種の入力幅に関する入力方式に対応できる効果を有
する。
第１図は、本発明のマイクロコンピュータの要部を示す
ブロック図、第２図は、実施例のタイミングチャートで
ある。 １ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ ７ ・ ２ ｌ ・ ２２ ・ ２３ ・ 入力端子 入力回路 発振回路 分周回路 制御回路 レジスタ 内部回路 インバータ ＮＯＲゲート ＮＡＮＤゲート 以 上
ブロック図、第２図は、実施例のタイミングチャートで
ある。 １ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ ７ ・ ２ ｌ ・ ２２ ・ ２３ ・ 入力端子 入力回路 発振回路 分周回路 制御回路 レジスタ 内部回路 インバータ ＮＯＲゲート ＮＡＮＤゲート 以 上
Claims (1)
- 【特許請求の範囲】 入力端子を備えたマイクロコンピュータにおいて、 前記入力端子に入力される入力信号の幅が設定値以上で
あると内部回路に入力信号を入力する入力手段と、前記
入力手段から前記内部回路に入力される時の入力信号の
最小幅の設定値を格納する記憶手段と、前記記憶手段の
設定値に応じて前記入力回路から前記内部回路へ入力さ
れる入力信号の最小幅を制御する制御手段を有すること
を特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090309A JPH02268358A (ja) | 1989-04-10 | 1989-04-10 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090309A JPH02268358A (ja) | 1989-04-10 | 1989-04-10 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268358A true JPH02268358A (ja) | 1990-11-02 |
Family
ID=13994938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090309A Pending JPH02268358A (ja) | 1989-04-10 | 1989-04-10 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268358A (ja) |
-
1989
- 1989-04-10 JP JP1090309A patent/JPH02268358A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04336308A (ja) | マイクロコンピュータ | |
| JPH02268358A (ja) | マイクロコンピュータ | |
| US5349620A (en) | Timer access control apparatus | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JPS6312424B2 (ja) | ||
| JPH01280918A (ja) | インターバルタイマ | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPH027616A (ja) | タイマ回路 | |
| JPH04255028A (ja) | マイクロプロセッサ | |
| JPS60263523A (ja) | マイクロプロセツサ | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH02282813A (ja) | マイクロコンピュータ | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPS6020224A (ja) | 半導体集積回路装置 | |
| JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
| JPH0317719A (ja) | マイクロコンピュータ | |
| KR19980066705A (ko) | 노이즈 차단 기능을 갖는 리셋 회로 | |
| JPH01155421A (ja) | マイクロプロセッサ・クロック制御方式 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPH02202223A (ja) | シリアルデータ発生回路 | |
| JPH0320809A (ja) | クロック切換回路及びクロック切換方法 | |
| JPH02148312A (ja) | マイクロコンピュータ | |
| JPH01272224A (ja) | パルス幅変調回路 | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPS5920043A (ja) | 複写機等のデイジタル制御回路 |