JPS60204034A - 制御記憶装置の書換え制御方式 - Google Patents
制御記憶装置の書換え制御方式Info
- Publication number
- JPS60204034A JPS60204034A JP5823884A JP5823884A JPS60204034A JP S60204034 A JPS60204034 A JP S60204034A JP 5823884 A JP5823884 A JP 5823884A JP 5823884 A JP5823884 A JP 5823884A JP S60204034 A JPS60204034 A JP S60204034A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- storage device
- control storage
- microprogram
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、制御記憶装置の書換え制御方式に関し、特に
マイクロプログラム実行中にマイクロプログラムの変更
の必要性が生じた場合に好適な制御記憶装置の書換え制
御方式に関する。
マイクロプログラム実行中にマイクロプログラムの変更
の必要性が生じた場合に好適な制御記憶装置の書換え制
御方式に関する。
従来、マイクロプログラム制御方式をとる情報処理装置
番千おいては、マイクロプログラム変更等にともなう制
御記憶装置の書換えは１通常のマイクロプログラム実行
のための制御記憶装置に刻する読出し、動作と書換えの
ための制御記憶装置に苅する書込みが同時に発生するの
を避けるため、処理装置を人手により停止状態にして、
制御記憶装置の書換えを行っていた。しかしながら、人
手を介して処理装置を停止し、制御記憶装置の１１・換
えを行うことは、オンライン処理等、時間監視が行われ
ているシステムでは、場合によってはシステムの運行が
継続できない事態が生じるという問題があった。
番千おいては、マイクロプログラム変更等にともなう制
御記憶装置の書換えは１通常のマイクロプログラム実行
のための制御記憶装置に刻する読出し、動作と書換えの
ための制御記憶装置に苅する書込みが同時に発生するの
を避けるため、処理装置を人手により停止状態にして、
制御記憶装置の書換えを行っていた。しかしながら、人
手を介して処理装置を停止し、制御記憶装置の１１・換
えを行うことは、オンライン処理等、時間監視が行われ
ているシステムでは、場合によってはシステムの運行が
継続できない事態が生じるという問題があった。
本発明は、上述の点にかんがみてなされたもので、処理
装置の動作を停止させることなく、制御記憶装置の記憶
内容を書換えることが可能な制御記憶装置の書換え方式
を提供することを目的とする。
装置の動作を停止させることなく、制御記憶装置の記憶
内容を書換えることが可能な制御記憶装置の書換え方式
を提供することを目的とする。
〔発明の１要〕
本発明は、制御記憶装置の内容を書換える機能を有する
保守用処理装置等によりセット／リセットさ九る割込み
フラグを用意し、処理装置は１割込みフラグがセットさ
れるとマイクロプログラムによる処理を中断してそれを
保守用処理装置に通知し１、該割込みフラグがリセット
されたら処理を両開し、保守用処理装置は１割込みフラ
グをセットして処理装置より処理中断の通知を受け取る
と制御記憶装置の内容の書換えを実行し、それを終了す
ると割込みフラグをリセットすることを特徴とする。
保守用処理装置等によりセット／リセットさ九る割込み
フラグを用意し、処理装置は１割込みフラグがセットさ
れるとマイクロプログラムによる処理を中断してそれを
保守用処理装置に通知し１、該割込みフラグがリセット
されたら処理を両開し、保守用処理装置は１割込みフラ
グをセットして処理装置より処理中断の通知を受け取る
と制御記憶装置の内容の書換えを実行し、それを終了す
ると割込みフラグをリセットすることを特徴とする。
第１図は本発明の一実施例のブロック図である。
同図において、１０はマイクロプログラム制御方式の処
理装置、１１は保守用処理装置、１２は補助記憶装置、
２２はキーボード等の入力装置である。処理装置１０は
、制御記憶装置１３、制御ユニット１４、割込み要因フ
ラグ（割込みフラグ９１５を有し、該割込要因フラグ１
５が本発明により新たに追加されたものである。割込み
要因フラグ１５は、制御記憶装置１３を書換えるための
割込み要因の有無を示すフラグで、割込み要因フラグＩ
５がセット状態の間、制御ユニットＩ４は命令の切れ目
で通常の割込みと同様にマイクロプログラムに割込みを
発生させる。保守用処理装置１１は、割込み要因フラグ
１５を経路１６．１７を介してセットおよびリセットす
る。経路１８はマイクロプログラムと保守用処理装置１
１上で動作する保守用処理プログラムｌｌａの間で種々
の情報を伝達する経路である。制御記憶装置１３の記憶
内容の書換えは、保守用処理装置１１から経路１９を介
して行うことが可能となっている。一方、制御ユニット
１４からの制御記憶装置１３の読出し、は、経路２０を
介して行われる。また、通常マイクロプログラム再ロー
ドのために、制御記憶装置■３のマイクロプログラム１
３ａと同じ記憶内容のマイクロプログラム１２ａを補助
記憶装置１２は保持しており、該マイクロプログラム１
２ａは経路２１を介して保守用処理装置１１内の保守用
処理プログラムｌｌａにより書換えが可能となっている
。
理装置、１１は保守用処理装置、１２は補助記憶装置、
２２はキーボード等の入力装置である。処理装置１０は
、制御記憶装置１３、制御ユニット１４、割込み要因フ
ラグ（割込みフラグ９１５を有し、該割込要因フラグ１
５が本発明により新たに追加されたものである。割込み
要因フラグ１５は、制御記憶装置１３を書換えるための
割込み要因の有無を示すフラグで、割込み要因フラグＩ
５がセット状態の間、制御ユニットＩ４は命令の切れ目
で通常の割込みと同様にマイクロプログラムに割込みを
発生させる。保守用処理装置１１は、割込み要因フラグ
１５を経路１６．１７を介してセットおよびリセットす
る。経路１８はマイクロプログラムと保守用処理装置１
１上で動作する保守用処理プログラムｌｌａの間で種々
の情報を伝達する経路である。制御記憶装置１３の記憶
内容の書換えは、保守用処理装置１１から経路１９を介
して行うことが可能となっている。一方、制御ユニット
１４からの制御記憶装置１３の読出し、は、経路２０を
介して行われる。また、通常マイクロプログラム再ロー
ドのために、制御記憶装置■３のマイクロプログラム１
３ａと同じ記憶内容のマイクロプログラム１２ａを補助
記憶装置１２は保持しており、該マイクロプログラム１
２ａは経路２１を介して保守用処理装置１１内の保守用
処理プログラムｌｌａにより書換えが可能となっている
。
第２図は、第１図の構成を支援するプログラムの流れを
示すフローチャートである。支援プログラムは、保守用
処理装置１１において動作する保守用処理プログラムｌ
ｌａと、中央処理装置１０において動作するマイクロプ
ログラム１３ａとがある。第２図（ａ）は保守用処理プ
ログラム１１ａの流れを、同（ｂ）はマイクロプログラ
ム１３ａの流れを示す。破線で囲まれた３１および３２
の部分が本発明により追加された部分である。インタフ
ェース３３は、保守用処理プロゲラ１．１１ａとマイク
ロプログラム１３ａのインタフェースであり、第１図の
割込み要因フラグ１５および経路１８を意味する。
示すフローチャートである。支援プログラムは、保守用
処理装置１１において動作する保守用処理プログラムｌ
ｌａと、中央処理装置１０において動作するマイクロプ
ログラム１３ａとがある。第２図（ａ）は保守用処理プ
ログラム１１ａの流れを、同（ｂ）はマイクロプログラ
ム１３ａの流れを示す。破線で囲まれた３１および３２
の部分が本発明により追加された部分である。インタフ
ェース３３は、保守用処理プロゲラ１．１１ａとマイク
ロプログラム１３ａのインタフェースであり、第１図の
割込み要因フラグ１５および経路１８を意味する。
以下、第２図（ａ）、（ｂ）のフローチャートに沿って
第１図における制御記憶装置１３の書換え動作を説明す
る。保守用処理装置１１において、制御記憶装置１３の
書換えの要求が発生すると（ステップ１００）、入力装
置２２からの書換データの読込みおよび該データに加工
（たとえば、英字コードの変換、アドレス変換、マクロ
命令の組立等）を行い、以後の処理に必要なデータを確
保する（ステップ１０１）。確保された該データにより
、経路２１を介して補助記憶装置１２内の対応するマイ
クロプログラム１２ａの記憶内容がＶ換えられる（ステ
ップ１０２）。次に保守用処理装置１１は、経路１６を
介して割込み要因フラグ１５をセットしくステップ１０
３）、制御記憶装置１３の書換えのための割込み要求が
あることを処理装置ＩＯに通知した後、制御ユニット１
４の制御のもとにマイクロプログラム１３ａから経路１
８を介して、制御記憶装置１３への書換えが可能である
との応答を待つ（ステップ１０４）。
第１図における制御記憶装置１３の書換え動作を説明す
る。保守用処理装置１１において、制御記憶装置１３の
書換えの要求が発生すると（ステップ１００）、入力装
置２２からの書換データの読込みおよび該データに加工
（たとえば、英字コードの変換、アドレス変換、マクロ
命令の組立等）を行い、以後の処理に必要なデータを確
保する（ステップ１０１）。確保された該データにより
、経路２１を介して補助記憶装置１２内の対応するマイ
クロプログラム１２ａの記憶内容がＶ換えられる（ステ
ップ１０２）。次に保守用処理装置１１は、経路１６を
介して割込み要因フラグ１５をセットしくステップ１０
３）、制御記憶装置１３の書換えのための割込み要求が
あることを処理装置ＩＯに通知した後、制御ユニット１
４の制御のもとにマイクロプログラム１３ａから経路１
８を介して、制御記憶装置１３への書換えが可能である
との応答を待つ（ステップ１０４）。
次に、割込み要因フラグ１５がセットされたことにより
割込みが発生しくステップ２０１）、マイクロプログラ
ム１３ａの割込み処理ルーチン３２に制御が移り、処理
装置ｌＯで実行中の処理の中断処理が行われる（ステッ
プ２０２）。次に制御ユニット１４による経路２０を介
した制御記憶装置１３の読出しを抑止した後、経路１８
を介して制御記憶装置１３への書換えが可能なことの応
答を送出し、（ステップ２０３）、割込み要因フラグ１
５がリセッ１−さ九るのを待つ（ステップ２０４）。
割込みが発生しくステップ２０１）、マイクロプログラ
ム１３ａの割込み処理ルーチン３２に制御が移り、処理
装置ｌＯで実行中の処理の中断処理が行われる（ステッ
プ２０２）。次に制御ユニット１４による経路２０を介
した制御記憶装置１３の読出しを抑止した後、経路１８
を介して制御記憶装置１３への書換えが可能なことの応
答を送出し、（ステップ２０３）、割込み要因フラグ１
５がリセッ１−さ九るのを待つ（ステップ２０４）。
保守用処理プログラムｌｌａでは、制御記憶装置１３の
書換え可能の応答を受けることにより、ステップ１０４
を通り、経路１９を介して、ステップ１０１で確保され
たデータを対応する制御記憶装置１３の記憶内容と書換
え（ステップ１０５）、経路１７を介して割込み要因フ
ラグ１５をリセットしくステップ１０６）、保守用処理
プログラム１１ａの処理を終了する。
書換え可能の応答を受けることにより、ステップ１０４
を通り、経路１９を介して、ステップ１０１で確保され
たデータを対応する制御記憶装置１３の記憶内容と書換
え（ステップ１０５）、経路１７を介して割込み要因フ
ラグ１５をリセットしくステップ１０６）、保守用処理
プログラム１１ａの処理を終了する。
割込み要因フラグｌがリセットされることにより、マイ
クロプログラム１３ａでは、ステップ２０４を通過し、
ステップ２０２で中断した中央処理装置１０の処理を中
断時点より再開する（ステップ２０５）。
クロプログラム１３ａでは、ステップ２０４を通過し、
ステップ２０２で中断した中央処理装置１０の処理を中
断時点より再開する（ステップ２０５）。
上記実施例によれば、保守用処理装置１１において、制
御記憶装置１２の書換え要求が発生した場合、処理装置
１０の動作を止めることなく制御処理装置１３の書換え
が可能となる。
御記憶装置１２の書換え要求が発生した場合、処理装置
１０の動作を止めることなく制御処理装置１３の書換え
が可能となる。
［発明の効果〕
以上説明したように１本発明によれば処理装置の動作を
止めることなく制御記憶装置の書換えが可能であるので
、マイクロプログラムの変更の必要が生じた場合、中央
処理装置で稼動中の業務を停止させることなく、対策を
構じることができ、処理装置の処理効率を大幅に向上さ
せることができる。
止めることなく制御記憶装置の書換えが可能であるので
、マイクロプログラムの変更の必要が生じた場合、中央
処理装置で稼動中の業務を停止させることなく、対策を
構じることができ、処理装置の処理効率を大幅に向上さ
せることができる。
第１図は、本発明の一実施例のシステム構成図、第２図
（ａ）は保守用処理プログラムの流れを示すフロー図、
第２図（ｂ）はマイクロプログラムの流れを示すフロー
図である。
（ａ）は保守用処理プログラムの流れを示すフロー図、
第２図（ｂ）はマイクロプログラムの流れを示すフロー
図である。
Claims (1)
- （１）マイクロプログラムが格納される制御記憶装置を
有し、該制御記憶装置からマイクロプログラムを読み出
して処理を進める情報処理装置において、前記制御記憶
装置の内容を前記処理装置とは独立に書換える外部装置
と、前記外部装置によりセット／リセットされる割込み
フラグとを設け、前記処理装置は、前記割込みフラグが
セットされるとマイクロプログラムによる処理を中断し
てそれを前記外部装置に通知し、前記割込みフラグがリ
セットされたら処理を再開し、前記外部処理装置は、前
記割込みフラグをセットして前記処理装置より処理中断
の通知を受け取ると前記制御記憶装置の内容の書換えを
実行し、それが終了すると前記割込みフラグをリセット
することを特徴とする制御記憶゛装置の書換え制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5823884A JPS60204034A (ja) | 1984-03-28 | 1984-03-28 | 制御記憶装置の書換え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5823884A JPS60204034A (ja) | 1984-03-28 | 1984-03-28 | 制御記憶装置の書換え制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60204034A true JPS60204034A (ja) | 1985-10-15 |
Family
ID=13078516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5823884A Pending JPS60204034A (ja) | 1984-03-28 | 1984-03-28 | 制御記憶装置の書換え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226230A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロプログラムの修正制御方式 |
-
1984
- 1984-03-28 JP JP5823884A patent/JPS60204034A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226230A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロプログラムの修正制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| US20240320031A1 (en) | Computer, control method, and computer readable medium | |
| JPS60204034A (ja) | 制御記憶装置の書換え制御方式 | |
| JPS5829053A (ja) | 割込みによるプログラム修正制御方法 | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JP2511544B2 (ja) | システム定義変更方式 | |
| JPS5819094B2 (ja) | 優先ベクトル割込み装置 | |
| JPS6148741B2 (ja) | ||
| JPS63201756A (ja) | オンラインシステムのフアイル入替方法 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPH036535B2 (ja) | ||
| JPH01258040A (ja) | スタック情報の退避，復元処理方式 | |
| JPH01140351A (ja) | データ処理装置 | |
| JPS60203096A (ja) | 蓄積プログラム制御方式における自動再開方式 | |
| JPH03196204A (ja) | プログラマブルコントローラ | |
| JPS60178544A (ja) | プログラムエラ−処理方式 | |
| JPH0319574B2 (ja) | ||
| JPS6284354A (ja) | トレース命令制御回路 | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPS5998250A (ja) | マイクロプログラム制御方式 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JPH03160547A (ja) | データ処理装置の入出力バッファ制御方法 | |
| JPH01305438A (ja) | ホストコンピュータ | |
| JPS6359297A (ja) | 初期プログラム・ロ−ド方式 | |
| JPS58142451A (ja) | 割込制御方式 |