JPS60206082A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPS60206082A JPS60206082A JP59060821A JP6082184A JPS60206082A JP S60206082 A JPS60206082 A JP S60206082A JP 59060821 A JP59060821 A JP 59060821A JP 6082184 A JP6082184 A JP 6082184A JP S60206082 A JPS60206082 A JP S60206082A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- circuit section
- tester
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プリント回路基板の主回路にかかるテストや
修理済データなどの履歴データを書き込み、必要に応じ
て読み出しできるようにしたものに関する。
修理済データなどの履歴データを書き込み、必要に応じ
て読み出しできるようにしたものに関する。
従来のこの神のものとしては、主回路の履歴データをこ
の回路基板とは別個の装置に記録させ、これを必要に応
じて読み出し、故障原因の発見に供していた。
の回路基板とは別個の装置に記録させ、これを必要に応
じて読み出し、故障原因の発見に供していた。
すなわち、これを第１図により説明すると、多数のＩＣ
回路（１）・・・を配列して主回路を形成した回路基板
本体（２）上に変更記号記入マーク（３）。
回路（１）・・・を配列して主回路を形成した回路基板
本体（２）上に変更記号記入マーク（３）。
種別番号（４）０種別小変更記号（５）、改良記号（６
）が記入されるようになっている。前記変更記号記入マ
ーク（３）には、外形加工、孔明は加工１部品挿入、フ
ローンルダーなどの製造工程における履歴事項がマーク
付けされる。前記種別番号（４）は、主回路の種別番号
が表示されるものである。
）が記入されるようになっている。前記変更記号記入マ
ーク（３）には、外形加工、孔明は加工１部品挿入、フ
ローンルダーなどの製造工程における履歴事項がマーク
付けされる。前記種別番号（４）は、主回路の種別番号
が表示されるものである。
前記種別不変更記号（５）は１機能を追加した場合その
回数に従いアルファベット順に表示される。
回数に従いアルファベット順に表示される。
前記改良記号（６）は、前記回路機能の一部改善変更（
機能追加は含１ず）をその回数に応じて数字で表示され
るよう罠なっている。
機能追加は含１ず）をその回数に応じて数字で表示され
るよう罠なっている。
このようにしてプリント回路基板（７）が構成されるか
、その変更記号（３）については製造過程罠督いて、種
別番号（４）０種別小変更記号（５）、改良記号（６）
については設計過程において、上記履歴事項の表示をす
るものである。
、その変更記号（３）については製造過程罠督いて、種
別番号（４）０種別小変更記号（５）、改良記号（６）
については設計過程において、上記履歴事項の表示をす
るものである。
このように履歴事項の記入されたプリント回路基板（７
）をテストするにあたっては、第２図に示されるように
、インターフェース（８）、試験器１９）、記録媒体ｆ
ｉ１をそれぞれ信号系ネットワークとして組んだ試験装
置によりテストされる。すなわち、プリント回路基板（
７）がその前記各種記号化された履歴に応じたテストプ
ログラムを記録媒体（１１の表記とプリント回路基板の
種別番号の一致を目視により比較して一致性をめるよう
にしている。しかる後、試験器（９）によシ良品のチェ
ックをしていた。
）をテストするにあたっては、第２図に示されるように
、インターフェース（８）、試験器１９）、記録媒体ｆ
ｉ１をそれぞれ信号系ネットワークとして組んだ試験装
置によりテストされる。すなわち、プリント回路基板（
７）がその前記各種記号化された履歴に応じたテストプ
ログラムを記録媒体（１１の表記とプリント回路基板の
種別番号の一致を目視により比較して一致性をめるよう
にしている。しかる後、試験器（９）によシ良品のチェ
ックをしていた。
ところが、近時このようなプリント回路基板はＩＣの集
積度が向上すると同時機能的にも多様化し、上記の履歴
事項以外に、回路時定数を変えるため部品を変更したり
、特にインサーキットテスタといわれる自動試験器では
加工のための治具式変更やパターン部品の位置変更によ
る試験装置におけるアダプタピンの位置ずれのためプロ
グラムとの一致がとれず、良品でありながら不良の判定
がでる場合がある□また、逆に不良品のプリント回路基
板であるような場合には、客先の部品番号や符号の標準
化でプリント回路基板の部品番号、符号が変わる場合や
、部品調達の都合上、ＩＣ型名等の部品表示が変わって
いる場合がある。すなわち、機能上同じであるが型名が
異なるＩＣのような部品の交換があった場合、部品表示
に変更がないものとして扱われる場合があり、このよう
な場合においてもグログラムの一致性がとれず故障の追
及の過程で混乱をきたすという欠点があった。
積度が向上すると同時機能的にも多様化し、上記の履歴
事項以外に、回路時定数を変えるため部品を変更したり
、特にインサーキットテスタといわれる自動試験器では
加工のための治具式変更やパターン部品の位置変更によ
る試験装置におけるアダプタピンの位置ずれのためプロ
グラムとの一致がとれず、良品でありながら不良の判定
がでる場合がある□また、逆に不良品のプリント回路基
板であるような場合には、客先の部品番号や符号の標準
化でプリント回路基板の部品番号、符号が変わる場合や
、部品調達の都合上、ＩＣ型名等の部品表示が変わって
いる場合がある。すなわち、機能上同じであるが型名が
異なるＩＣのような部品の交換があった場合、部品表示
に変更がないものとして扱われる場合があり、このよう
な場合においてもグログラムの一致性がとれず故障の追
及の過程で混乱をきたすという欠点があった。
本発明は以上の点に鑑みてなされたもので、テストの結
果が影響すると思われる履歴事項を記録すると同時にプ
リント回路基板本体上の表示の読みとシによる誤認がな
いようにしたものである。
果が影響すると思われる履歴事項を記録すると同時にプ
リント回路基板本体上の表示の読みとシによる誤認がな
いようにしたものである。
すなわち、プリント回路基板とテストプログラムとの一
致性を完全にするため、プリント回路基板ＫＲＯＭなど
の記憶素子を組込み、これにプリント回路基板の履歴情
報を記録するようにしたものである。
致性を完全にするため、プリント回路基板ＫＲＯＭなど
の記憶素子を組込み、これにプリント回路基板の履歴情
報を記録するようにしたものである。
以下、第３図〜第４図に示される本発明の一実施例につ
いて説明すると、ａｌ）はプリント回路基板（以下基板
という）で、回路基板本体ａ２上の主要部にプリントし
た回路部（１１ａ）及び端部にコネクタ部ｆｉ咎を設け
ているＯ （１４）はすい時にデータを書き込み及び読
み出しできるＲＯＭ（メモリー回路部）で、前記回路部
（ｈａ）とは独立して設けられ前記回路部（ｌｌａ）と
同様前記コネクタ部崗を通して外部と接続される０（Ｌ
９はプリント回路基板自動試験器（以下試験器という０
）で、比較器（図示せず）を内蔵し、前記回路部（４ｉ
ａ）に対しテスト信号の授受を行なう０傾はＲＯＭＩＪ
−ダ＆ライタで、前記試験器ｔｔＳに接続され、前記Ｒ
ＯＭリーダ＆ライタ（ＩＱを介して。
いて説明すると、ａｌ）はプリント回路基板（以下基板
という）で、回路基板本体ａ２上の主要部にプリントし
た回路部（１１ａ）及び端部にコネクタ部ｆｉ咎を設け
ているＯ （１４）はすい時にデータを書き込み及び読
み出しできるＲＯＭ（メモリー回路部）で、前記回路部
（ｈａ）とは独立して設けられ前記回路部（ｌｌａ）と
同様前記コネクタ部崗を通して外部と接続される０（Ｌ
９はプリント回路基板自動試験器（以下試験器という０
）で、比較器（図示せず）を内蔵し、前記回路部（４ｉ
ａ）に対しテスト信号の授受を行なう０傾はＲＯＭＩＪ
−ダ＆ライタで、前記試験器ｔｔＳに接続され、前記Ｒ
ＯＭリーダ＆ライタ（ＩＱを介して。
前記ＲＯＭ（１４）に対して記録、情報の追加、訂正。
削除ができるよう罠なっている。住ηは磁器ディスクあ
るいはマグネットテープなどの各種プログラムを記録し
ている記録媒体で、前記ＲＯＭａ養の記録情報がデータ
信号ａまたはａ′として入力される試験器α四からのテ
ストプログラム索引情報信号すに基きこれに対応したテ
ストプログラム情報信号Ｃを前記試験器俣９に出力する
ものである。前記試験器ａ！１９は、前述のテストプロ
グラム索引情報信号すとテストプログラム情報信号Ｃの
一致性をチェックし、一致している場合には、このテス
トプログラムをこの試験器蝶［有］に一旦呼び出すと同
時に前記回路部（１１ａ）からの回路情報を前記テスト
プログラムにかけて必要なテストができるようになる。
るいはマグネットテープなどの各種プログラムを記録し
ている記録媒体で、前記ＲＯＭａ養の記録情報がデータ
信号ａまたはａ′として入力される試験器α四からのテ
ストプログラム索引情報信号すに基きこれに対応したテ
ストプログラム情報信号Ｃを前記試験器俣９に出力する
ものである。前記試験器ａ！１９は、前述のテストプロ
グラム索引情報信号すとテストプログラム情報信号Ｃの
一致性をチェックし、一致している場合には、このテス
トプログラムをこの試験器蝶［有］に一旦呼び出すと同
時に前記回路部（１１ａ）からの回路情報を前記テスト
プログラムにかけて必要なテストができるようになる。
ａυはタイグライタで試験器Ｑ９．ＲＯＭリーグ＆ライ
タ（ｌＥ９を介した信号系ｄＫよｊ５ＲＯＭＱ４１の記
録内容を、ずい時書き換えあるいは書き込みができるよ
うになっておシ、試験器ｕ９において不具合が発見され
た場合、この修理内容に対応した履歴記号のへ報を新規
に書き加えることができるようになっている。前記ｒ（
、ＯＭ （１４）には下記のような情報Ｃデータが記録
される。
タ（ｌＥ９を介した信号系ｄＫよｊ５ＲＯＭＱ４１の記
録内容を、ずい時書き換えあるいは書き込みができるよ
うになっておシ、試験器ｕ９において不具合が発見され
た場合、この修理内容に対応した履歴記号のへ報を新規
に書き加えることができるようになっている。前記ｒ（
、ＯＭ （１４）には下記のような情報Ｃデータが記録
される。
■基板本体の種別を示す形番号と、その小変更や改良記
号、 ■テストプログラムの種別を示すテストプログラム番号
、 ■試験結果のデータ、 ■故障年月日、故障状況、交換部品等の修理経歴、 ■上位ユニット（被組立ユニット）の製造番号や使用環
境等の使用経歴 なお、上記■及び■は基板本体（１７Ｊと、これと対応
するテストグログラムとの一致をとるための情報である
。しかして、ある基板０υをテストするにあたっては、
先ず、この基板ａυをコネクタ部（３）を介して試験器
（ｉｓ及び几ＯＭリーダ＆ライタｔｔｅに対し接続する
。この接続には図示しないが試験器装置の所定の位置に
前記基板ｔ１υを嵌め込むことＫよりセットされるよう
にすればよい。これによりＲＯＭ１１４）からの情報信
号ａｉたはａ′及び記録媒体側からのテストプログラム
情報信号Ｃをこの試験器（１！９の比較器（図示せず）
により一致させ、この一致したテストプログラムに基い
てこの基板（ｌυをテストする。この際、前記ＲＯＭ（
１４１情報の読み出しは、このＲ，ＯＭ（１４）から直
接あるいはＲＯＭリーダ＆ライタ（１１を介して行なわ
れる。
号、 ■テストプログラムの種別を示すテストプログラム番号
、 ■試験結果のデータ、 ■故障年月日、故障状況、交換部品等の修理経歴、 ■上位ユニット（被組立ユニット）の製造番号や使用環
境等の使用経歴 なお、上記■及び■は基板本体（１７Ｊと、これと対応
するテストグログラムとの一致をとるための情報である
。しかして、ある基板０υをテストするにあたっては、
先ず、この基板ａυをコネクタ部（３）を介して試験器
（ｉｓ及び几ＯＭリーダ＆ライタｔｔｅに対し接続する
。この接続には図示しないが試験器装置の所定の位置に
前記基板ｔ１υを嵌め込むことＫよりセットされるよう
にすればよい。これによりＲＯＭ１１４）からの情報信
号ａｉたはａ′及び記録媒体側からのテストプログラム
情報信号Ｃをこの試験器（１！９の比較器（図示せず）
により一致させ、この一致したテストプログラムに基い
てこの基板（ｌυをテストする。この際、前記ＲＯＭ（
１４１情報の読み出しは、このＲ，ＯＭ（１４）から直
接あるいはＲＯＭリーダ＆ライタ（１１を介して行なわ
れる。
これにより、基板ａυは履歴情報を加味した適ターン変
更など通常チェック項目にない事項をも履歴情報として
都度把握し、テストを実施するにあたり試験器を予め調
整することかで龜るからである。
更など通常チェック項目にない事項をも履歴情報として
都度把握し、テストを実施するにあたり試験器を予め調
整することかで龜るからである。
このテストの結果、不良品と判定された場合について説
明すると、 ■先ず履歴情報をチェックし、この履歴に基いて第１に
考えられる原因を調量する。（第１の原因が発見されな
いときは第２．第３の考えられる原因についてＪ＠次調
資する） ■原因に基き修理する。
明すると、 ■先ず履歴情報をチェックし、この履歴に基いて第１に
考えられる原因を調量する。（第１の原因が発見されな
いときは第２．第３の考えられる原因についてＪ＠次調
資する） ■原因に基き修理する。
■修理内容を履歴事項として、タイグライタα樟を用い
て予め定められた手順により打ち込む。
て予め定められた手順により打ち込む。
（これにより、ＲＯＭ霞に新履歴事項がデータとして記
録される） このような一連の作業を経て、良品となった基板（１υ
は、再度不良品となって試験器ａつにかかるときには、
前記の修理内容の履歴が更に加味されるようになり、適
正なテストとその結果、必要により適正な修理を行なう
。
録される） このような一連の作業を経て、良品となった基板（１υ
は、再度不良品となって試験器ａつにかかるときには、
前記の修理内容の履歴が更に加味されるようになり、適
正なテストとその結果、必要により適正な修理を行なう
。
本発明によれば、以上のように基板本体と、この基板本
体にプリントされた主回路部と、この主回路部とは別個
の独立して設けたＲＯＭなどのメモリー回路部を有し、
前記メモリー回路部には前記主回路部における履歴デー
タをずい時書き込み、及び読み出しできるようにしたも
のであるから、テストにあたって、回路部とその履歴が
必ず一致するので従来のように履歴が基板とは別個のフ
ロッピーなどの記録媒体に記録させ、テスト毎に都匿一
致をさせるという人手による手間を省けると同時に基板
本体に対する記号の付記に要する記入の手間をもなくす
ことができ、すなわち、いわゆる履歴事項を直接メモリ
回路部に入力すればよい。
体にプリントされた主回路部と、この主回路部とは別個
の独立して設けたＲＯＭなどのメモリー回路部を有し、
前記メモリー回路部には前記主回路部における履歴デー
タをずい時書き込み、及び読み出しできるようにしたも
のであるから、テストにあたって、回路部とその履歴が
必ず一致するので従来のように履歴が基板とは別個のフ
ロッピーなどの記録媒体に記録させ、テスト毎に都匿一
致をさせるという人手による手間を省けると同時に基板
本体に対する記号の付記に要する記入の手間をもなくす
ことができ、すなわち、いわゆる履歴事項を直接メモリ
回路部に入力すればよい。
そして、このデータは自動的に読みとる試験器を用いる
ことができるので、その一致が確実で良品であるにもか
かわらず、不一致により生ずる誤った故障の判定や、不
良品である場合において故障原因追求に混乱を招くなど
ということがなく極めて至便である。これにより、プリ
ント回路基板として、修理経歴、使用経歴の把握も容易
に彦り製品の信頼性１品質向上の維持にもつながるもの
である。
ことができるので、その一致が確実で良品であるにもか
かわらず、不一致により生ずる誤った故障の判定や、不
良品である場合において故障原因追求に混乱を招くなど
ということがなく極めて至便である。これにより、プリ
ント回路基板として、修理経歴、使用経歴の把握も容易
に彦り製品の信頼性１品質向上の維持にもつながるもの
である。
更にまた、使用中において故障した場合、これを試験器
にかけることにより、適正なテストの実施に加え履歴を
チェックすることができるので、その故障原因をより速
く正確に発見する本発明は以上の構造に限定されるもの
ではなく、第４図に示されるように、基板本体（２）上
に設けた回路部（至）及びコネクタ部（財）に対して全
く独立したＲＯＭなどのメモリー回路部（ハ）を設け、
このメモリー回路部（ハ）の情報を別個（図示せず）の
信号系により試験器に入力できるようにしてもよい。す
なわち、メモリー回路部（ハ）を基板本体（社）に物理
的に固定し、ＩＣ、クリップ類の治具でデータ信号を読
みとるようにすることができる。
にかけることにより、適正なテストの実施に加え履歴を
チェックすることができるので、その故障原因をより速
く正確に発見する本発明は以上の構造に限定されるもの
ではなく、第４図に示されるように、基板本体（２）上
に設けた回路部（至）及びコネクタ部（財）に対して全
く独立したＲＯＭなどのメモリー回路部（ハ）を設け、
このメモリー回路部（ハ）の情報を別個（図示せず）の
信号系により試験器に入力できるようにしてもよい。す
なわち、メモリー回路部（ハ）を基板本体（社）に物理
的に固定し、ＩＣ、クリップ類の治具でデータ信号を読
みとるようにすることができる。
特にこの場合には、上述実施例の場合に比べて、コネク
タ部のビン数が信号線の数だけ少なくすることができ１
回路設計延いては更に試験器の回路設計が容易となる。
タ部のビン数が信号線の数だけ少なくすることができ１
回路設計延いては更に試験器の回路設計が容易となる。
第１図は、従来のプリント回路基板の平面図、第２図は
本発明のプリント基板の試験装置を示す図で、第３図は
本発明の他の実施例を示す図である。 住υ プリント回路基板、（１１ａ）（２）・・・・回
路部、ａり＠・・・プリント回路基板本体、 Ｑ３（至
）・・・コネクタ部、＜１４１・・・ＦＬＯＭ （メモ
リー回路部）、Ｑ！１９・・・プリント回路基板自動試
験器、住ｅ・・・ＲＯＭリーダ＆ライタ、αη・・・記
録媒体、ａ樽・・・タイグライタ、（至）・・・メモリ
ー回路部。 佑３面
本発明のプリント基板の試験装置を示す図で、第３図は
本発明の他の実施例を示す図である。 住υ プリント回路基板、（１１ａ）（２）・・・・回
路部、ａり＠・・・プリント回路基板本体、 Ｑ３（至
）・・・コネクタ部、＜１４１・・・ＦＬＯＭ （メモ
リー回路部）、Ｑ！１９・・・プリント回路基板自動試
験器、住ｅ・・・ＲＯＭリーダ＆ライタ、αη・・・記
録媒体、ａ樽・・・タイグライタ、（至）・・・メモリ
ー回路部。 佑３面
Claims (2)
- （１）プリント回路基板本体と、このプリント回路基板
本体にプリントされた主回路部と、この主回路部とは別
個の独立して設けたメモリー回路部を具備し、前記メモ
リー回路部には、前記主回路部の履歴データがすい時書
き込み及び読み出しできるようにしたことを特徴とする
プリント回路基板。 - （２）前記メモリー回路部は、前記主回路部とは独立し
て設けられ、これのデータ信号が前記主回路部とは別個
に取出すことができるようにしたことを特徴とする特許
請求の範囲第１項記載のプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060821A JPS60206082A (ja) | 1984-03-30 | 1984-03-30 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060821A JPS60206082A (ja) | 1984-03-30 | 1984-03-30 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206082A true JPS60206082A (ja) | 1985-10-17 |
Family
ID=13153397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060821A Pending JPS60206082A (ja) | 1984-03-30 | 1984-03-30 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118812A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 情報処理装置 |
| US5867809A (en) * | 1994-05-16 | 1999-02-02 | Hitachi, Ltd. | Electric appliance, printed circuit board, remained life estimation method, and system thereof |
-
1984
- 1984-03-30 JP JP59060821A patent/JPS60206082A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118812A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 情報処理装置 |
| US5867809A (en) * | 1994-05-16 | 1999-02-02 | Hitachi, Ltd. | Electric appliance, printed circuit board, remained life estimation method, and system thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4228537A (en) | Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis | |
| US4625313A (en) | Method and apparatus for testing electronic equipment | |
| US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
| US5682392A (en) | Method and apparatus for the automatic generation of boundary scan description language files | |
| CA1286364C (en) | In-place diagnosable electronic circuit board | |
| JPS61278992A (ja) | 故障検査機能を備えたｉｃカ−ド | |
| JPS60206082A (ja) | プリント回路基板 | |
| KR100919384B1 (ko) | 디바이스 진단 | |
| JP3873586B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPS60149188A (ja) | 印刷配線基板 | |
| JPH0257676B2 (ja) | ||
| JPH0450623Y2 (ja) | ||
| GB2184555A (en) | Assembling a module library for the generation of a PCB test program | |
| US7185297B2 (en) | Method of diagnosing circuit layout and computer system for performing the same | |
| JP2800507B2 (ja) | 診断装置および診断方法 | |
| JPH08160106A (ja) | 情報保持機能を持つｉｃテスタ用テストボード | |
| JPS6342482A (ja) | チツプ品名判別方式 | |
| JPH0420876A (ja) | 半導体デバイス測定用バーンインボード | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| Smith | Quality Assurance and Automatic Test Equipment | |
| JPS6220579B2 (ja) | ||
| JPH04208874A (ja) | 診断機能付き試験装置 | |
| JPH04347737A (ja) | 試験プログラムのレビジョン管理装置 | |
| JPH01307098A (ja) | 読出し専用メモリ |