JPS6342482A - チツプ品名判別方式 - Google Patents
チツプ品名判別方式Info
- Publication number
- JPS6342482A JPS6342482A JP61185935A JP18593586A JPS6342482A JP S6342482 A JPS6342482 A JP S6342482A JP 61185935 A JP61185935 A JP 61185935A JP 18593586 A JP18593586 A JP 18593586A JP S6342482 A JPS6342482 A JP S6342482A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- test
- pattern
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 46
- 238000012850 discrimination method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 abstract description 12
- 239000000872 buffer Substances 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
- G01R31/318561—Identification of the subpart
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はチップ品名判別方式に関し、特に集積回路の品
名確認技術であるチップ品名判別方式に関する。
名確認技術であるチップ品名判別方式に関する。
従来技術
従来、集積回路とこの集積回路の回路試験に必要なテス
トパターンとの品名対応は、このテストパターンが記憶
される媒体（１１気テープやフロッピィディスクなど）
上の管理に委ねられている。
トパターンとの品名対応は、このテストパターンが記憶
される媒体（１１気テープやフロッピィディスクなど）
上の管理に委ねられている。
すなわち、テストパターンが記憶された媒体において、
その集積回路の品名を人為的に確認している。
その集積回路の品名を人為的に確認している。
このような従来の集積回路とその回路試験に必要なテス
トパターンとの品名対応がこのテストパターンを記はし
た媒体上の管理に委ねられているので、集積回路の少ａ
多品種化の傾向が強まるにつれて、集積回路とそのテス
トパターンとの品名対応の確認時にこの品名対応におい
て不整合が生じやすい環境となり、回路試験のやり直し
や、この集積回路の不良解析等に無駄な時間を貸すこと
がＪ３こりやすいという欠点がある。
トパターンとの品名対応がこのテストパターンを記はし
た媒体上の管理に委ねられているので、集積回路の少ａ
多品種化の傾向が強まるにつれて、集積回路とそのテス
トパターンとの品名対応の確認時にこの品名対応におい
て不整合が生じやすい環境となり、回路試験のやり直し
や、この集積回路の不良解析等に無駄な時間を貸すこと
がＪ３こりやすいという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、回路試験のやり直しや、集積回路の不良
解析等に費やす無駄な時間を除くことができるチップ品
名判別方式の提供を目的とする。
されたもので、回路試験のやり直しや、集積回路の不良
解析等に費やす無駄な時間を除くことができるチップ品
名判別方式の提供を目的とする。
発明の構成
本発明によるチップ品名判別方式は、各被試験チップに
対する回路試験のテストパターンに夫々対応して前記被
試験チップの識別情報を予め設定しておき、この識別情
報の入力に応答して、前記識別情報の適否を判別する判
別手段を設け、前記判別手段により判別された前記識別
情報の適否に応じて前記回路試験の可否決定を行うよう
にしたことを特徴とする。
対する回路試験のテストパターンに夫々対応して前記被
試験チップの識別情報を予め設定しておき、この識別情
報の入力に応答して、前記識別情報の適否を判別する判
別手段を設け、前記判別手段により判別された前記識別
情報の適否に応じて前記回路試験の可否決定を行うよう
にしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
にＪ３いて、本発明の一実施例はチップ品名判別パター
ン（被試験チップの識別情報）が４ビツトの場合を示し
ている。
にＪ３いて、本発明の一実施例はチップ品名判別パター
ン（被試験チップの識別情報）が４ビツトの場合を示し
ている。
スキャンバス方式フリップフロップ回路群と、シフト動
作制御Ｉ端子７と、スキャン・イン端子８と、スキャン
・アウト端子９とでスキャンバスを形成し、スキャンバ
ス方式フリップフロップ回路のシフト動作による試験容
易化設計を施した集積回路に、チップ品名判別回路６と
、シフト動作ｔＩ制御信号１０６により制御される双方
向性バッファ５と、この双方向性バッファ５に接続され
た双方向端子１０とを付加して本発明の一実施例は構成
されている。
作制御Ｉ端子７と、スキャン・イン端子８と、スキャン
・アウト端子９とでスキャンバスを形成し、スキャンバ
ス方式フリップフロップ回路のシフト動作による試験容
易化設計を施した集積回路に、チップ品名判別回路６と
、シフト動作ｔＩ制御信号１０６により制御される双方
向性バッファ５と、この双方向性バッファ５に接続され
た双方向端子１０とを付加して本発明の一実施例は構成
されている。
第２図は本発明の一実施例の真理値を示す図である。第
１図と第２図とを用いて本発明の一実施例の動作につい
て説明する。
１図と第２図とを用いて本発明の一実施例の動作につい
て説明する。
シフト動作制御信号１０６が「０」のときは、双方向性
バッファ５は双方向端子１０から入力される内部論理回
路（図示せず）への入力信号１０５を導通させる。また
、このときスキャンバス方式フリップフロップ回路群は
シフト動作せず、集積回路本来の機能をはたす。
バッファ５は双方向端子１０から入力される内部論理回
路（図示せず）への入力信号１０５を導通させる。また
、このときスキャンバス方式フリップフロップ回路群は
シフト動作せず、集積回路本来の機能をはたす。
スキャンパス方式フリップ７０ツブ回路群をシフト動作
させることによって回路試験を行うときには、チップと
回路試験に必要なテストパターンとの品名対応を確認し
、両者の不整合をいち早く発見するために、シフト動作
制御信号１０６を「１」にして集積回路固有のチップ品
名判別パターン信号１００ 、１０１ 、１０２ 、１
０３をスキャンやイン端子８から入力し、クロックに同
期してシフト動作させスキャンバス方式フリップフロッ
プ回路１，２゜３．４にセットする。
させることによって回路試験を行うときには、チップと
回路試験に必要なテストパターンとの品名対応を確認し
、両者の不整合をいち早く発見するために、シフト動作
制御信号１０６を「１」にして集積回路固有のチップ品
名判別パターン信号１００ 、１０１ 、１０２ 、１
０３をスキャンやイン端子８から入力し、クロックに同
期してシフト動作させスキャンバス方式フリップフロッ
プ回路１，２゜３．４にセットする。
セットされたチップ品名判別パターン信号１００゜１０
１ 、１０２ 、１０３をチップ品名判別回路６に入力
して、チップ品名判別信号１０４を生成し、双方向性バ
ッファ５から双方向端子１０ら出力することで、チップ
とテストパターンの適合・不適合が容易に判定できる。
１ 、１０２ 、１０３をチップ品名判別回路６に入力
して、チップ品名判別信号１０４を生成し、双方向性バ
ッファ５から双方向端子１０ら出力することで、チップ
とテストパターンの適合・不適合が容易に判定できる。
本発明の一実施例では、集積回路固有のチップ品名判別
パターンを４ビ、ットで示しており、指定のチップ品名
判別パターン信号１００ 、１０１ 、１０２ 、１０
３が入力された時のみ判別観測点である双方向端子１０
に適合として「１」が出力され、それ以外のチップ品名
判別パターンが入力された場合には、不適合として「０
」が出力される。チップ品名判別パターンを回路試験に
必要なテストパターンに対応させておくことによって、
チップ品名の確認と回路試験時のテストパターンとの適
合確認が容易となる。
パターンを４ビ、ットで示しており、指定のチップ品名
判別パターン信号１００ 、１０１ 、１０２ 、１０
３が入力された時のみ判別観測点である双方向端子１０
に適合として「１」が出力され、それ以外のチップ品名
判別パターンが入力された場合には、不適合として「０
」が出力される。チップ品名判別パターンを回路試験に
必要なテストパターンに対応させておくことによって、
チップ品名の確認と回路試験時のテストパターンとの適
合確認が容易となる。
このように、入力されたチップ品名判別パターンとその
チップの予め定められたチップ品名判別パターンとの一
致を判定し、一致のときのみこの入力されたチップ品名
判別パターンに対応するテストパターンで回路試験を行
うことによって、回路試験においてチップとテストパタ
ーンとの対応確認がとれるので、両者の不整合が原因の
テストのやり直しおよび不良解析不能やテストパターン
記憶媒体上の管理再確認等の無駄な時間を除くことがで
きる。
チップの予め定められたチップ品名判別パターンとの一
致を判定し、一致のときのみこの入力されたチップ品名
判別パターンに対応するテストパターンで回路試験を行
うことによって、回路試験においてチップとテストパタ
ーンとの対応確認がとれるので、両者の不整合が原因の
テストのやり直しおよび不良解析不能やテストパターン
記憶媒体上の管理再確認等の無駄な時間を除くことがで
きる。
尚、本発明の一実施例ではチップ品名判別パターンを４
ビツトとしたが、このビット数が多いほどチップ品名判
別パターンの数が多くなるのはいうまでもない。また、
チップ品名判別パターンは対応するテストパターンの先
頭部に有していても良く、これに限定されない。
ビツトとしたが、このビット数が多いほどチップ品名判
別パターンの数が多くなるのはいうまでもない。また、
チップ品名判別パターンは対応するテストパターンの先
頭部に有していても良く、これに限定されない。
発明の詳細
な説明したように本発明己よれば、テストパターンに対
応するチップ識別情報の適否を判別して、この判別結果
に応じて回路試験の可否決定を行うことによって、回路
試験のやり直しや集積回路の不良解析等に費やす無駄な
時間を除くことができるという効果がある。
応するチップ識別情報の適否を判別して、この判別結果
に応じて回路試験の可否決定を行うことによって、回路
試験のやり直しや集積回路の不良解析等に費やす無駄な
時間を除くことができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例の真理値を示す図である。 主要部分の符号の説明 １〜４・・・・・・スキャンパス方式フリップフロップ
回路 ５・・・・・・双方向性バッファ ６・・・・・・チップ品名判別回路 １０・・・・・・双方向端子
本発明の一実施例の真理値を示す図である。 主要部分の符号の説明 １〜４・・・・・・スキャンパス方式フリップフロップ
回路 ５・・・・・・双方向性バッファ ６・・・・・・チップ品名判別回路 １０・・・・・・双方向端子
Claims (2)
- （１）各被試験チップに対する回路試験のテストパター
ンに夫々対応して前記被試験チップの識別情報を予め設
定しておき、この識別情報の入力に応答して、前記識別
情報の適否を判別する判別手段を設け、前記判別手段に
より判別された前記識別情報の適否に応じて前記回路試
験の可否決定を行うようにしたことを特徴とするチップ
品名判別方式。 - （２）前記判別手段の判別は、前記識別情報を一時格納
し、前記回路試験用のスキャンパスを構成するレジスタ
部からの出力信号を用いて行われ、前記判別手段からの
出力信号が、前記レジスタ部に前記スキャンパスのシフ
ト動作により前記識別情報をヒットするためのシフト動
作制御信号に応答して送出されるようにしたことを特徴
とする特許請求の範囲第１項のチップ品名判別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185935A JPS6342482A (ja) | 1986-08-07 | 1986-08-07 | チツプ品名判別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185935A JPS6342482A (ja) | 1986-08-07 | 1986-08-07 | チツプ品名判別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6342482A true JPS6342482A (ja) | 1988-02-23 |
Family
ID=16179455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185935A Pending JPS6342482A (ja) | 1986-08-07 | 1986-08-07 | チツプ品名判別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03168841A (ja) * | 1989-11-17 | 1991-07-22 | Internatl Business Mach Corp <Ibm> | 集積回路チツプを一義的に識別する方法及び装置 |
-
1986
- 1986-08-07 JP JP61185935A patent/JPS6342482A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03168841A (ja) * | 1989-11-17 | 1991-07-22 | Internatl Business Mach Corp <Ibm> | 集積回路チツプを一義的に識別する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141790A (en) | Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker | |
| US4167780A (en) | Data processing unit having scan-in and scan-out means | |
| US6012155A (en) | Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist | |
| US4747102A (en) | Method of controlling a logical simulation at a high speed | |
| US4743840A (en) | Diagnosing method for logic circuits | |
| JPS61272668A (ja) | システムｌｓｉ | |
| US6757856B2 (en) | Apparatus and method for hardware-assisted diagnosis of broken logic-test shift-registers | |
| US7237168B2 (en) | Design for test of analog module systems | |
| JPH06160489A (ja) | バウンダリスキャン内部テスト方式 | |
| JPS6161428B2 (ja) | ||
| JPH0389179A (ja) | 故障診断装置 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPS6258025B2 (ja) | ||
| US7475300B2 (en) | Test circuit and test method | |
| JPH0713655B2 (ja) | 集積回路のテスト方法 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH026772A (ja) | 集積回路 | |
| JPS5951023B2 (ja) | 診断方法 | |
| JPS634211B2 (ja) | ||
| JPH0370811B2 (ja) | ||
| JPS6054628B2 (ja) | 論理回路自動検査装置 | |
| JPH09274068A (ja) | 集積回路 | |
| JPS6363982A (ja) | 診断デ−タ表示方式 | |
| JPS6261973B2 (ja) | ||
| JPH01308065A (ja) | 集積回路 |