JPS60206143A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60206143A JPS60206143A JP59060997A JP6099784A JPS60206143A JP S60206143 A JPS60206143 A JP S60206143A JP 59060997 A JP59060997 A JP 59060997A JP 6099784 A JP6099784 A JP 6099784A JP S60206143 A JPS60206143 A JP S60206143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- finger
- film carrier
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は複数本のリード群と半導体素子上の電極群との
接続後のリード整形に関するものである。
接続後のリード整形に関するものである。
（従来例の構成とその問題点）
フィルムキャリアを用いた場合の、フィルムキャリアと
半導体素子との接続方法及びその後のプローブ検査につ
いて第１図、第２図、第３図に従って説明する。１は半
導体素子、２は半導体素子上の突起電極、３はフィルム
キャリア、４はフィルムキャリア上のフィンガーリード
、５［加熱ノール、６は接合終了した半導体素子、７は
フィルムキャリア上のグローブ検査用）ξ７ド、８はグ
ローブ、９は酸化膜等の絶縁膜でるる。
半導体素子との接続方法及びその後のプローブ検査につ
いて第１図、第２図、第３図に従って説明する。１は半
導体素子、２は半導体素子上の突起電極、３はフィルム
キャリア、４はフィルムキャリア上のフィンガーリード
、５［加熱ノール、６は接合終了した半導体素子、７は
フィルムキャリア上のグローブ検査用）ξ７ド、８はグ
ローブ、９は酸化膜等の絶縁膜でるる。
半導体素子１上の突起電極２とフィルムキャリア３上の
フィンガーリード４とを位置合せした後に加熱ツール５
で加熱加圧し両者を接合せしめる。
フィンガーリード４とを位置合せした後に加熱ツール５
で加熱加圧し両者を接合せしめる。
接合終了した半導体素子６は次に接合の良否をみるため
にプローブ検査を行う。グローブ検査は第２図、第３図
に示す如く、フィルムキャリア３」二のフィンガーリー
ド４の延長上にある検素用パッド７にグローブ８を接触
させて行う。ところが、半導体素子１上の突起電極２と
フィルムキＡ、 １７ア３上のフィンガーリードとの接
合時に、加熱ツール５の熱の影響によりフィルムキャリ
ア３やフィンガーリード４の加熱ンール５に近い部分が
熱変形し、第３図に示す如くフィンガーリード４が半導
体素子ｌのニップ部に接触することがある。半４４体素
子１のエッヂ部は半導体ウェハーを個々の半導体素子に
切断分割するのを容易化するために酸化膜等の絶縁膜９
を除いである。そのだめ、半導体素子ｌのエッヂ部は一
般にＳｉが直接露出している。フィルムキャリア３やフ
ィンガーリード４の熱変形のためにフィンガーリード４
が半導体素子１のエッヂ部に接触した場合、（実際は半
導体素子１は正常に動作する良品であっても）プローブ
検査時には不良と判断される。
にプローブ検査を行う。グローブ検査は第２図、第３図
に示す如く、フィルムキャリア３」二のフィンガーリー
ド４の延長上にある検素用パッド７にグローブ８を接触
させて行う。ところが、半導体素子１上の突起電極２と
フィルムキＡ、 １７ア３上のフィンガーリードとの接
合時に、加熱ツール５の熱の影響によりフィルムキャリ
ア３やフィンガーリード４の加熱ンール５に近い部分が
熱変形し、第３図に示す如くフィンガーリード４が半導
体素子ｌのニップ部に接触することがある。半４４体素
子１のエッヂ部は半導体ウェハーを個々の半導体素子に
切断分割するのを容易化するために酸化膜等の絶縁膜９
を除いである。そのだめ、半導体素子ｌのエッヂ部は一
般にＳｉが直接露出している。フィルムキャリア３やフ
ィンガーリード４の熱変形のためにフィンガーリード４
が半導体素子１のエッヂ部に接触した場合、（実際は半
導体素子１は正常に動作する良品であっても）プローブ
検査時には不良と判断される。
（発明の目的）
そこで、本発明は上記欠点を除去するために、プローブ
検査前にリード４と半導体素子１のニップ部との電気的
接触を断つ方法を提供するものである。
検査前にリード４と半導体素子１のニップ部との電気的
接触を断つ方法を提供するものである。
（発明の構成）
本発明は、半導体素子１上の突起電極２とフィルムキャ
リア３上のフィンガーリード４との接合後かつプローブ
検査時に半導体素子１及びフィンガーリード４を加熱し
ながらフィンガーリード４を整形することにより、フィ
ンガーリード４と半導体素子１のエッヂ部との電気的接
触を断つものである。
リア３上のフィンガーリード４との接合後かつプローブ
検査時に半導体素子１及びフィンガーリード４を加熱し
ながらフィンガーリード４を整形することにより、フィ
ンガーリード４と半導体素子１のエッヂ部との電気的接
触を断つものである。
（実施例の説明）
本発明による一実施例を第４図および第５図に従って説
明する。第１図、第２図、第３図と同一部分には同一番
号を付している。１０は加熱ステージ、１１は加圧治具
、１２は吸引孔である。
明する。第１図、第２図、第３図と同一部分には同一番
号を付している。１０は加熱ステージ、１１は加圧治具
、１２は吸引孔である。
半導体素子１上の突起電極２とフィルムキャリア３上の
フィンガーリード４との接合後は第３図に示す如くフィ
ンガーリード４は下方へ折れ曲り半導体素子１のエッヂ
部と接触している。この状態でプローブ検査前に半導体
素子１の下方から３００℃程度に加熱されたステージ１
０を１冑接させる。さらに半導体素子ｌの上方よりテフ
ロン；′Ｃどの半導体素子表面を傷っけないような加圧
治具１１で半導体素子１を加圧する。フィンガーリード
４は常温時に比べて加熱することにより変形が容易にな
るため、加圧治具１１・の加圧力は数十ｇ程度で良く、
きわめて短時間で整形することができる。これによりフ
ィンガーリード４と半導体素子１のエッヂ部との電気的
接触を断つことができる。半導体素子表面に加圧治具１
１を押しつけられない場合は、ステージ１ｏに吸引孔１
２を設け、半導体素子裏面を加熱すると同時に吸引し、
下方に少し引っ張った状態で吸引を中止すれば同イ糸の
効果が得られる。
フィンガーリード４との接合後は第３図に示す如くフィ
ンガーリード４は下方へ折れ曲り半導体素子１のエッヂ
部と接触している。この状態でプローブ検査前に半導体
素子１の下方から３００℃程度に加熱されたステージ１
０を１冑接させる。さらに半導体素子ｌの上方よりテフ
ロン；′Ｃどの半導体素子表面を傷っけないような加圧
治具１１で半導体素子１を加圧する。フィンガーリード
４は常温時に比べて加熱することにより変形が容易にな
るため、加圧治具１１・の加圧力は数十ｇ程度で良く、
きわめて短時間で整形することができる。これによりフ
ィンガーリード４と半導体素子１のエッヂ部との電気的
接触を断つことができる。半導体素子表面に加圧治具１
１を押しつけられない場合は、ステージ１ｏに吸引孔１
２を設け、半導体素子裏面を加熱すると同時に吸引し、
下方に少し引っ張った状態で吸引を中止すれば同イ糸の
効果が得られる。
本発明の一実施例として半導体素子１上に突起電極２か
形成されている場合について説明したが逆にフィルムキ
ャリア３のフィンガーリード４の先端に突起物が形成さ
れている場合についても同様の効果が期待できる。
形成されている場合について説明したが逆にフィルムキ
ャリア３のフィンガーリード４の先端に突起物が形成さ
れている場合についても同様の効果が期待できる。
（発明の効果）
以上、本発明により半導体素子のエッヂ部とフィンガー
リードとの接触は完全に断つことができる。半導体素子
上の突起電極とフィルムキャリア上のフィンガーリード
と接合後では半数以上のＩＣが半導体素子のエッヂ部と
フィンガーリードのうち少なくとも１本以上が接触して
いたが、実施例に示した方法により、接触は完全に無く
することができた。
リードとの接触は完全に断つことができる。半導体素子
上の突起電極とフィルムキャリア上のフィンガーリード
と接合後では半数以上のＩＣが半導体素子のエッヂ部と
フィンガーリードのうち少なくとも１本以上が接触して
いたが、実施例に示した方法により、接触は完全に無く
することができた。
第１図は半導体素子上の突起電極とフィルムキャリアの
リード群との接合方法を示す図である。 第２図はプローブ検査時の図である。 第３図は半導体素子のエッヂ部とリード群との接触を示
す図である。 第４図、第５図は本発明における実施例を示す図である
。 １・・・半導体素子、２・・・突起電極、３・・・フィ
ルムギヤリア、４・・リード、５・・・加熱ソール、６
接合後の半導体素子、７・・・検査用ハツト・ ８°
゛ゾ０−ブ・９・・絶縁膜、１０・・・加熱ステージ、
１１・・加圧治具、１２・吸引孔。
リード群との接合方法を示す図である。 第２図はプローブ検査時の図である。 第３図は半導体素子のエッヂ部とリード群との接触を示
す図である。 第４図、第５図は本発明における実施例を示す図である
。 １・・・半導体素子、２・・・突起電極、３・・・フィ
ルムギヤリア、４・・リード、５・・・加熱ソール、６
接合後の半導体素子、７・・・検査用ハツト・ ８°
゛ゾ０−ブ・９・・絶縁膜、１０・・・加熱ステージ、
１１・・加圧治具、１２・吸引孔。
Claims (3)
- （１）複数本のリード群と半導体素子上の電極群とを接
続終了後に、半導体素子及びリード群を加熱しながら半
導体素子主面から裏面に向う方向へ力を加えリード群を
一括整形することを特徴とする半導体装置の製造方法。 - （２）先端に耐熱性樹脂部を有する治具で半導体素子表
面を押圧することを特徴とする特許請求の範囲第（１）
項記載の半導体装置の製造方法。 - （３）半導体素子裏面が載置されたステークの吸引孔で
該素子を吸引し主面から裏面に向う方向へ力を加えるこ
とを特徴とする特許請求の範囲第（１）項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060997A JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060997A JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206143A true JPS60206143A (ja) | 1985-10-17 |
| JPH0462458B2 JPH0462458B2 (ja) | 1992-10-06 |
Family
ID=13158576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060997A Granted JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04343239A (ja) * | 1991-05-20 | 1992-11-30 | Fujitsu Ltd | ボンディングツール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5449069A (en) * | 1977-09-27 | 1979-04-18 | Nec Corp | Method and device for lead correction |
-
1984
- 1984-03-30 JP JP59060997A patent/JPS60206143A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5449069A (en) * | 1977-09-27 | 1979-04-18 | Nec Corp | Method and device for lead correction |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04343239A (ja) * | 1991-05-20 | 1992-11-30 | Fujitsu Ltd | ボンディングツール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462458B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197788B2 (ja) | 半導体装置の製造方法 | |
| US5686353A (en) | Semiconductor device and manufacturing method thereof | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JPS60206143A (ja) | 半導体装置の製造方法 | |
| JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
| US5528157A (en) | Integrated circuit package for burn-in and testing of an integrated circuit die | |
| JP3531580B2 (ja) | ボンディング方法 | |
| JPH0121620B2 (ja) | ||
| US4099660A (en) | Apparatus for and method of shaping interconnect leads | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH0582596A (ja) | リードフレーム | |
| JP2821777B2 (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH07211758A (ja) | 半導体装置の製造方法 | |
| JP3197884B2 (ja) | 実装方法 | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| JPH11163027A (ja) | 二工程ワイヤ接合プロセス | |
| TWI299400B (en) | Method of bump test | |
| JP3618268B2 (ja) | 半導体装置の製造方法 | |
| JPS6386530A (ja) | 半導体装置の製造方法 | |
| JPS5948544B2 (ja) | 半導体装置の製造方法 | |
| JPH0731542Y2 (ja) | ボンディングツール | |
| JPH11251512A (ja) | 半導体チップの積層方法およびこれを用いた半導体装置 | |
| JPH06216191A (ja) | フリップチップボンディング方法 | |
| JPH04359442A (ja) | Ｔａｂテープのバンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |