JPS60206192A - 薄膜ハイブリツド回路およびその製造方法 - Google Patents

薄膜ハイブリツド回路およびその製造方法

Info

Publication number
JPS60206192A
JPS60206192A JP60040973A JP4097385A JPS60206192A JP S60206192 A JPS60206192 A JP S60206192A JP 60040973 A JP60040973 A JP 60040973A JP 4097385 A JP4097385 A JP 4097385A JP S60206192 A JPS60206192 A JP S60206192A
Authority
JP
Japan
Prior art keywords
layer
thin film
contact surface
hybrid circuit
inorganic protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60040973A
Other languages
English (en)
Inventor
ハンス‐ヨアヒム・クロコスツインスキ
ヘニンク・オエツマン
コンラツト・シユミツト
デイーター・ギルベルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC BROWN BOVERI and CIE
BURAUN BOBERI UNTO CO AG
Original Assignee
BBC BROWN BOVERI and CIE
BURAUN BOBERI UNTO CO AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC BROWN BOVERI and CIE, BURAUN BOBERI UNTO CO AG filed Critical BBC BROWN BOVERI and CIE
Publication of JPS60206192A publication Critical patent/JPS60206192A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、外部端子および（または）素子用のコンタ
クト面を備えた薄膜ハイプリント回路（Ｄｉｉｎｎｓｃ
ｈｉｃｈｔｈｙｂｒｉｄｓｈａｌｔｕｎｇ）およびその
製造方法に関する。
この種の薄膜ハイブリッド回路は、　Ｈ，−Ｊ、　／＼
ンケ、Ｈ，ファビアンによる「テクノロジー・エレクト
リッシェ・パウグルッペン」３．アウフラーゲ１９８２
ＶＥＢフェアラーゲ・テクニンク（ヘルリン）９２頁に
記載されている。この文献には、例えば、基板上に、導
体路、抵抗およびコンデンサを薄１１Ｑ技術により蒸着
ないしスパッタし、また、これにはトランジスタのよう
な活性素子の接続のためにまた外部導体の接続のために
コンタクト面が設けられている。
上記のような薄膜ハイブリッド回路にあっては、多くの
理由からパッシベーション層を形成することが望ましい
。蒸着ないしスパッタによって形成された構造は引掻き
に対して弱く、実装過程およびパッケージ過程（ハウジ
ング内への装入）において容易に損傷する。また、湿潤
空気に長い間装置すると薄膜回路の銅およびアルミニウ
ム導体路が腐食する。
さらに、ニッケルからなる露出したコンタクト面（これ
は後にニッケル化および（または）金化される）はテン
パリング（焼戻し）プロセスにおいて醇化され、その結
果化学的補強が阻害される。また、このコンタクト面（
ポンディングパッドおよびろう接パッド）の化学的補強
の際に、交差した導体路によって分＃（絶縁）層（例え
ば、Ａ１０）が、または（多くは）非中性の浴によって
薄膜コンデンサが腐食する。
耐引掻き性を向上しまたコンタクト面の化学的補強用浴
に対する保護を計るために厚い有機層（例えば、感光性
樹脂（Ｐｈｏｔｏｌａｃｋ））がバンシベーションとし
て用いられている。しかしながら、これは、焼戻しく典
型的には、３００ないし３５０°Ｃ）に対して充分な耐
熱性がなく、また水蒸気拡散に対して充分に緻密ではな
いので、導体路の腐食およびコンタクト面の酸化を抑制
するために無機層（例えば、Ａｌ２Ｏ３またはｓ　１７
　Ｎ　ｔＦ）を用いることが推奨されている。しかしな
がら、これも充分な耐引掻き性がないし、また化学浴に
対する耐性がない。
この発明は、冒頭に述べた薄膜ハイプリ・ンド回路であ
って、充分な耐引掻き性および耐化学浴に１があり、水
蒸気拡散に対して充分に緻密であり、しかも約３５０°
Ｃまでの温度に耐えるバンシヘーション層を有するもの
を提供することにある。
上記目的は、全てが蒸着またはスパッタによって形成さ
れた薄膜回路の上に、無機保護層とそのトに形成された
硬化した感光性樹脂層とをパッシベーションニｍ層とし
て形成し、コンタクト面は露出させることによって達成
できる。
この発明によって得られる利点は、特には、上記パッシ
ベーション構造（無機保護層および硬化した感光性樹脂
層）によって、酸化、腐食、水蒸気拡散、機械的損傷お
よび化学浴に対してｔｖ膜ハイブリッド回路を保護でき
るということにある。
１−記無機保護層は、好マシくハＡｌ２Ｏ３層、Ｓｉ、
Ｎ。
層またはガラス層である。
上記この発明のハイブリッド回路は、パッシベーション
のために薄膜回路上に真空プロセスにより無機保１喜層
を蒸着またはスパッタし、空気中でテンパリングし、そ
の上に感光性樹脂を形成し、これをホトリングラフ法に
よりコンタクト面において露出させ、該感光性樹脂を硬
化させ、該無機保シヘ層をコンタクト面上においてエツ
チングすることによって製造できる。コンタクト面を化
学的にニッケル化および（または）金化してもよい。
以下図面を参照してこの発明をさらに詳しく説明する。
最初の回路として、第１図に示すように、全てが蒸着な
いしスパッタで形成された薄膜回路が用いられる。基板
１（例えば、ガラス）」二には、下＃！酸化物層２が形
成されており、その上には例えば導体路層３が形成され
ている。この導体路層３は、下地酸化物層２の上に形成
されたＮｉ−Ｃｒ層４およびその上に形成されたｌ　１
ｆ；　５からなるコンタクト面に接続している。
ツイテ、ｆｍ　２　図に示すように、真空プロセスで無
機保護層６例えばＡｔ２０．　、　Ｓｉ３Ｎ＋またはガ
ラスを蒸着あるいはスパッタさせる。この無機保護層は
、後におこなわれる焼戻しの際に金属層例えば導体路層
３またはニッケル層５を酸化から保護する。回路の焼戻
しは、空気中３００ないし３５０°Ｃのエージング温度
でおこなわれ、薄１１り回路の強度を安定にする（すな
わち、長期に渡る一定性と温度ドリフトの低下を達成す
る）。
こうして被覆され、焼戻し処理された回路を、感光性樹
脂７で均一　に覆う（第３図）。ついで、回路のコンタ
クト面（層４および５）をマスクを介しての露光および
その後の現像によりホトリソグラフ的に露出させる（第
４図）。
次に、感光性樹脂７を硬化させる。その硬化温度は、コ
ンタクト面のろう接の際の温度よりも高い。
引続き、コンタクト面（Ｎｉ−Ｃｒ層４、Ｎｉ層５）１
−の無機保護層６　（Ａｌ　Ｏ、５１３Ｎ牛またはガラ
３ ス）をエンチングする（第５図）。こうして、酸化され
ていない表面を備えたコンタクト面が、化学的ニッケル
化および（または）金層のために準備される。Ｎｉ層５
は、例えば、第６図に示されているように、さらにＮ４
層８およびその上の金層９を備えていてもよい。この化
学的補強 （ｃｈｅｍｉｓｃｈｅ　ＮａｃｂｖｅｒｓｔＷｒｋｕｎ
ｇ）は非中性浴中でおこなわれる。
こうして形成されたパッシベーション構造は、以下の利
点を４１する。
無機保護層６は、温度に対して安定であり、水蒸気に対
して緻密である。これは、焼戻しの際の酸化に対しおよ
び空気中の湿度による腐食に対しく長期安定性）、回路
を保護する。硬化した感光性樹脂層７は、充分な耐摩耗
性および耐引掻き性を有する（すなわち、機械的損傷に
対して強い）。これは、ホトリングラフによって所定形
状にすることができ、また非中性浴に対して耐性を示す
。それ故、これはコンタクト面における無機層６の選択
エツチングを可能とし、またコンタクト面の化学的補強
の際にそれによって覆われている回路を保護する。また
それは実装の際にろう接トップ層として作用する。
【図面の簡単な説明】
第１図ないし第６図は、この発明の薄膜ハイブリッド回
路を製造するための方法を工程順に示す断面図。 １．２，３，４．５・・・薄膜回路、 ６・・・無機保護層、７・・・硬化した感光性樹脂層 −へ　の ’−ｔ　ｕ’ｔ　（〕 Ｌ　Ｌ　Ｌ 第１頁の続き ０発　明　者　コンラット・シュミツ　トド　２ ０発　明　者　ディーター・ギルベル　トス　デ イツ連邦共和国、デー−６９０１ガイベルク、ビーラン
トユトラーセ　２ イツ連邦共和国、デー−６８４０ランベルトハイム、マ
ルゲムシュトラーセ　２

Claims (6)

    【特許請求の範囲】
  1. （１）外部接続あるいは素子用のコンタクト面を備えた
    薄膜ハイブリッド回路であって、全てが蒸着またはスパ
    ッタによって形成された＠膜回路の」二に、無機保護層
    とその一ヒに形成された硬化した感光性樹脂層とをパッ
    シベーションニ重層として形成し、コンタクト面は露出
    させたことを特徴とする薄膜ハイブリッド回路。
  2. （２）無機保護層がＡ　Ｉ２０３層である特許請求の範
    囲第１項記載の薄膜ハイブリッド回路。
  3. （３）無機保護層がＳ　ｌ　３　Ｎ＋層である特許請求
    の範囲第１項記載の薄膜ハイブリッド回路。
  4. （４）無機保工へ層がガラス層である特許請求の範囲第
    １項記載の薄膜ハイブリッド回路。
  5. （５）外部接続あるいは素子用のコンタクト面を備えた
    薄膜ハイブリッド回路の製造方法であって、バンシベー
    ションのために薄膜回路上に真空プロセスにより無機保
    護層を蒸着またはスパッタし、空気中でテンパリングし
    、その−ｈに感光性樹脂を形成し、これをホトリソグラ
    フ法によりコンタクト面において露出させ、該感光性樹
    脂を硬化させ、該無機保護層をコンタクト面上において
    エツチングすることを特徴とする方法。
  6. （６）コンタクト面を化学的にニッケル化あるいは金化
    することを特徴とする特許請求の範囲第５項記載の製造
    方法。
JP60040973A 1984-03-02 1985-03-01 薄膜ハイブリツド回路およびその製造方法 Pending JPS60206192A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19843407784 DE3407784A1 (de) 1984-03-02 1984-03-02 Duennschichthybridschaltung
DE3407784.7 1984-03-02

Publications (1)

Publication Number Publication Date
JPS60206192A true JPS60206192A (ja) 1985-10-17

Family

ID=6229455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040973A Pending JPS60206192A (ja) 1984-03-02 1985-03-01 薄膜ハイブリツド回路およびその製造方法

Country Status (3)

Country Link
EP (1) EP0153650B1 (ja)
JP (1) JPS60206192A (ja)
DE (1) DE3407784A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340486A (ja) * 1989-07-07 1991-02-21 Asahi Chem Ind Co Ltd 印刷配線基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
DE10241589B4 (de) 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10320561B4 (de) * 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
JP4652179B2 (ja) 2005-09-05 2011-03-16 日東電工株式会社 配線回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
JPS49100970A (ja) * 1973-01-22 1974-09-24
DE2548060C2 (de) * 1975-10-27 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPS52132397A (en) * 1976-04-30 1977-11-07 Nippon Chemical Ind Thinnfilm resistor whose resistive temperature coefficient has been improved
US4275407A (en) * 1977-09-01 1981-06-23 Honeywell Inc. Durable insulating protective layer for hybrid CCD/mosaic IR detector array
DE2823881C3 (de) * 1978-05-31 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
GB2046024B (en) * 1979-03-30 1983-01-26 Ferranti Ltd Circuit assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340486A (ja) * 1989-07-07 1991-02-21 Asahi Chem Ind Co Ltd 印刷配線基板

Also Published As

Publication number Publication date
EP0153650A2 (de) 1985-09-04
DE3407784C2 (ja) 1988-11-10
DE3407784A1 (de) 1985-09-12
EP0153650A3 (en) 1986-11-05
EP0153650B1 (de) 1989-11-08

Similar Documents

Publication Publication Date Title
US4001870A (en) Isolating protective film for semiconductor devices and method for making the same
US4045594A (en) Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4272561A (en) Hybrid process for SBD metallurgies
US4088490A (en) Single level masking process with two positive photoresist layers
US3345210A (en) Method of applying an ohmic contact to thin film passivated resistors
US4118595A (en) Crossovers and method of fabrication
US3423260A (en) Method of making a thin film circuit having a resistor-conductor pattern
JPS59123255A (ja) 複層フレキシブル・フイルム・モジユ−ル及びその製法
JPS60206192A (ja) 薄膜ハイブリツド回路およびその製造方法
JPH09214141A (ja) 配線構造
JP2752305B2 (ja) 回路基板
JPS6331939B2 (ja)
US4539434A (en) Film-type electrical substrate circuit device and method of forming the device
JP4193314B2 (ja) 半導体装置の製造方法
JPH038581B2 (ja)
JPH10308397A (ja) 電極端子及びその製造方法
JPH02267941A (ja) 突起電極の形成方法
JPS6125219B2 (ja)
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPH04196434A (ja) 半導体装置の製造方法
JPS6329951A (ja) 微細配線パタ−ン形成法
JPH0752738B2 (ja) 半導体素子のマウント方法
JPS63160388A (ja) 磁気抵抗素子の製造方法
JPH0246463A (ja) 半導体装置の製造方法
JPH0740497A (ja) 膜構造