JPS6020937Y2 - 混成集積回路用パツケ−ジ - Google Patents

混成集積回路用パツケ−ジ

Info

Publication number
JPS6020937Y2
JPS6020937Y2 JP8844679U JP8844679U JPS6020937Y2 JP S6020937 Y2 JPS6020937 Y2 JP S6020937Y2 JP 8844679 U JP8844679 U JP 8844679U JP 8844679 U JP8844679 U JP 8844679U JP S6020937 Y2 JPS6020937 Y2 JP S6020937Y2
Authority
JP
Japan
Prior art keywords
hybrid integrated
pins
integrated circuit
package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8844679U
Other languages
English (en)
Other versions
JPS567358U (ja
Inventor
明彦 大江
敏博 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP8844679U priority Critical patent/JPS6020937Y2/ja
Publication of JPS567358U publication Critical patent/JPS567358U/ja
Application granted granted Critical
Publication of JPS6020937Y2 publication Critical patent/JPS6020937Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 この考案は混成集積回路用パッケージに係り、特にプラ
ットホーム型混戒集積回路用パッケージにおける、外部
入出力用ピンの構成に関する。
混成集積回路用パッケージを大別すると、プラットホー
ム型とプラットパック型とがあるが、プラットホーム型
はプラントパック型に比してプリント配線板への取付が
少なくてすむ利点があり、電子部品の実装密度が高い場
合に多用されている。
しかしながら、このプラットホーム型パッケージにおい
ても、混成集積回路の大型化につれて外部入出力用のピ
ン数が増大し、電子回路を形成したサブストレートの外
周に前記ピンを一列に配しただけでは足りない場合が多
い。
従って第1図および第2図に示すごとく、金属またはセ
ラミック等からなるヘッダー1に貼着されたサブストレ
ート2の外周(図においては2側面のみの場合を示した
)に、二列にピンを配した構造が採られる。
このような構造をとった場合、サブストレート2上に設
けたボンディング用パッド3と、内列のインナーピン4
との間は至近距離のため、この両者にボンディングされ
る外部配線リード5の長さは短かくてすむ。
しかし、外列のアウターピン6とインナーピン4とは、
パッケージの構造上からくる制約および混成集積回路を
プリント配線板等へ塔載する関係上、通常2.54mm
(0,1インチ)または1.90mm (0,075
インチ)以上のピッチで植設されており、従ってボンデ
ィング用パッド3とアウターピン6との距離は、5乃至
61rgItとなる。
混成集積回路の実用時にかかる衝撃や振動に耐え得るた
めには、外部配線リードたる金線5の長さを、3剛程度
におさえる必要がある。
その為に従来は、アウターピン6とインナーピン4との
間に中継端子7を設けて、ボンディング用パッド3から
の外部配線リード8を一旦中継端子7にボンディングし
、さらに延長してアウターピン6にボンディングされて
いる。
このような方法によれば、衝撃や振動に強い混成集積回
路を得ることができるが、その反面、中継端子7の製造
ならびに取付けに費用と手間がかかるばかりでなく、外
部配線リード8を一旦中継端子7にボンディングしなけ
ればならず、ボンディング作業の能率並びに信頼性の低
下をきたすという欠点があった。
本考案は、上述のごとき中継端子を設けることなく、ボ
ンディング用パッドから直接アウターピンに外部配線す
ることを可能にする、混成集積回路用パッケージを提供
しようとするものである。
本考案になる混成集積回路用パッケージは、プラットホ
ーム型混成集積回路用パッケージにおいて、サブストレ
ートの外周に設けた柱状のインナーピンと更にその外側
に設けたアウターピンを適宜複数個配列すると共に、前
記アウタービン先端とインナーピンとが前記サブストレ
ートのボンディング用パッドに平行な直線上に位置する
ように構成したことを特徴としている。
以下、第3図乃至第6図を参照して本考案の一実施につ
き説明する。
第3図は本考案になる混成集積回路用パッケージの一実
施例を示す平面図、第4図はその右側面図である。
11はヘッダー、12はヘッダー11に貼着されたサブ
ストレート、13はサブストレート12上に設けたホン
ディング用パッド、14はインナーピン、16はアウタ
ーピンである。
本考案の従来例と最も異なる点はアウターピン16にあ
り、その構造の詳細について第5図および第6図をも用
いて説明する。
アウターピン16は、その先端21を直角に曲げてL字
状にすると共に、その曲げた部分の上面を第6図aに示
すごとく研削するか、第6図すに示すごとくプレス等し
て平にし、ボンディング面22としている。
このように構成されたアウターピン16は、単なる柱状
のインナーピン14と共にヘッダー11に千鳥配列され
、インナーピン14とアウターピン16の先端21が、
サブストレート12のボンディング用パッド13に平行
な直線上に位置するように構成して、ヘッダ−11裏面
からろう付は等により固定される。
従って、サブストレート12上のボンディング用パッド
13とインナーピン14およびアウターピン16との間
隙は、等距離に保たれ、ホンディング用パッド13とア
ウターピン16とを結ぶ外部配線リード18は、ボンデ
ィング用パッド13とインナーピン14とを結ぶ外部配
線リード15と同じ長さで足りることになる。
以上の説明から明らかなように、本考案になる混成集積
回路用パッケージは、複数列のピンを有するプラットホ
ーム型混成集積回路用パッケージにおいて、アウタービ
ン先端を簡単な構造でもってインナーピンと同列に位置
させたので、中継端子を設けることなく、サブストレー
トのボンディング用パッドから短距離で直接アウターピ
ンに外部配線することが可能となった。
従って、このような構造をとった混成集積回路は、外部
配線リードが短かいので衝撃や振動に強い。
また、中継端子を必要としないので経済的であり、かつ
能率的なボンディング作業ができるなど、その効果は犬
である。
以上、本考案を一実施例について説明したが、勿論本考
案はこのような実施例にだけ局限されるものではなく、
本考案の技術的思想を逸脱しない範囲内で、種々の単な
る構成の変更をなし得るものである。
例えば、上述の説明においては、サブストレートの2側
面のみにピンを千鳥配列した場合について説明したが、
同様にサブストレートの4側面即ち外周に、ピンを適宜
配列することもできる。
また、アウターピンの形状は、配列した際にその先端が
インナーピンと同列に位置するように形成されたもので
あれば、どのような形状のものであってもよい。
更に説明が煩雑になるのを避けるため、混成集積回路用
パッケージに限って説明したが、本考案を集積回路用パ
ッケージに適用しても同一の効果が得られることはいう
までもない。
【図面の簡単な説明】
第1図は従来の混成集積回路用パッケージの一例を示す
平面図、第2図は第1図に示したパッケージの右側面図
、第3図は本考案になる混成集積回路用パッケージの一
実施例を示す平面図、第4図は第1図に示したパッケー
ジの右側面図、第5図はアウターピンの一部拡大図、第
6図は第5図に示したアウターピンの右側面図であり、
aはボンディング面を研削したもの、bはボンディング
面を圧縮して形成したものを示す。 11・・・・・・ヘッダー、12・・・・・・サブスト
レート、13・・・・・・ボンディング用パッド、14
・・・・・・インナーピン、15・18・・・・・・外
部配線リード、16・・・・・・アウターピン、21・
・・・・・アウタービン先端、22・・・・・・ボンデ
ィング面。

Claims (1)

    【実用新案登録請求の範囲】
  1. プラットホーム型混成集積回路用パッケージにおいて、
    サブストレートの外周に設けた柱状のインナーピンと更
    にその外側に設けたアウターピンとを適宜複数個配列す
    ると共に、前記アウターピン先端とインナーピンとが前
    記サブストレートのホンディング用パッドに平行な直線
    上に位置することを特徴とする混成集積回路用パッケー
    ジ。
JP8844679U 1979-06-29 1979-06-29 混成集積回路用パツケ−ジ Expired JPS6020937Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8844679U JPS6020937Y2 (ja) 1979-06-29 1979-06-29 混成集積回路用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8844679U JPS6020937Y2 (ja) 1979-06-29 1979-06-29 混成集積回路用パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS567358U JPS567358U (ja) 1981-01-22
JPS6020937Y2 true JPS6020937Y2 (ja) 1985-06-22

Family

ID=29321639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8844679U Expired JPS6020937Y2 (ja) 1979-06-29 1979-06-29 混成集積回路用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6020937Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953897U (ja) * 1982-09-30 1984-04-09 松下電工株式会社 浄化槽

Also Published As

Publication number Publication date
JPS567358U (ja) 1981-01-22

Similar Documents

Publication Publication Date Title
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US5455387A (en) Semiconductor package with chip redistribution interposer
CN207705421U (zh) 一种芯片插槽及网络系统
US5324985A (en) Packaged semiconductor device
US20030234434A1 (en) Semiconductor device
JPS6267828A (ja) 半導体デバイスの実装構造
JPH02216839A (ja) 半導体装置
JPS642440Y2 (ja)
JPS6233346Y2 (ja)
JPH0543294B2 (ja)
JP2507855B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
JPS61225827A (ja) 半導体素子の実装構造
JPS5834953A (ja) 半導体装置
JP2502994Y2 (ja) 半導体集積回路装置
JPH04147634A (ja) 半導体装置用セラミックパッケージ
JPH0237759A (ja) 電子部品パッケージ
JPS6065554A (ja) 半導体パッケ−ジ
JPH05129464A (ja) Icパツケージ
JPH11204547A (ja) 半導体チップの実装方法
JPS63255950A (ja) 電子部品
JPH01262651A (ja) 半導体装置用パッケージ
JPS62216256A (ja) 電子部品のパツケ−ジ構造
JPS63142891A (ja) チツプ部品実装構造
JPS60100459A (ja) 半導体装置用パツケ−ジ