JPS60211698A - 読出し専用記憶装置 - Google Patents
読出し専用記憶装置Info
- Publication number
- JPS60211698A JPS60211698A JP59066944A JP6694484A JPS60211698A JP S60211698 A JPS60211698 A JP S60211698A JP 59066944 A JP59066944 A JP 59066944A JP 6694484 A JP6694484 A JP 6694484A JP S60211698 A JPS60211698 A JP S60211698A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- memory cell
- read
- absence
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度、大容量性を備えた新規な構成より成
る読出し専用記憶装置に関するものである。
る読出し専用記憶装置に関するものである。
従来例の構成とその問題点
電子計算機やデータ通信などの情報処理において記憶装
置が重要な役割を果たしているが、その応用範囲や能力
の拡大のために記・聰谷量の増大が必要とされている。
置が重要な役割を果たしているが、その応用範囲や能力
の拡大のために記・聰谷量の増大が必要とされている。
読出し専用記・厖装置は、原理的には多数の集合体から
成る記憶セル内に２安定な状態を保持し、指定する任意
の記憶セル内の記憶された状態の２つの論理値を弁別し
、外部へ信号として再生できるようにしたものである。
成る記憶セル内に２安定な状態を保持し、指定する任意
の記憶セル内の記憶された状態の２つの論理値を弁別し
、外部へ信号として再生できるようにしたものである。
半導体記憶装置は、現在主記憶として広く用いられてお
り、半導体集積回路波イホエの進展とあいまって、高速
度、高集積、大容量化が進んでいる。
り、半導体集積回路波イホエの進展とあいまって、高速
度、高集積、大容量化が進んでいる。
第１図は、半導体記憶装置のうちの読出し専用記憶（Ｒ
ｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ：ＲＯＭ） （７））
−９１４を示す図でマスクＲＯＭと呼ばれているもので
ある。このメモリーの構成は、ワードラインＡとディジ
ソドラインＢで二次元のマトリクスを作り、両ラインの
結合素子の接続の有無を２値情報として記憶するもので
ある。結合素子としてはバイポーラ素子を用い、エミッ
タが接続されているものがゝ１ ″接続されていないも
のが’ ｏ ”を表わす。接続の有無の情報書き込みは
製造時のホトマスクによって定められる。このマスクＲ
ＯＭの形成は、半導体集積回路技術を用いているため、
高速、高密度。
ｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ：ＲＯＭ） （７））
−９１４を示す図でマスクＲＯＭと呼ばれているもので
ある。このメモリーの構成は、ワードラインＡとディジ
ソドラインＢで二次元のマトリクスを作り、両ラインの
結合素子の接続の有無を２値情報として記憶するもので
ある。結合素子としてはバイポーラ素子を用い、エミッ
タが接続されているものがゝ１ ″接続されていないも
のが’ ｏ ”を表わす。接続の有無の情報書き込みは
製造時のホトマスクによって定められる。このマスクＲ
ＯＭの形成は、半導体集積回路技術を用いているため、
高速、高密度。
大容量化か可能であるか、素子を形成するだめの製造工
程が複雑で、コストか置くつくという問題点かある。
程が複雑で、コストか置くつくという問題点かある。
また、各メモリーセルには単層で素子か形成されている
ため１ビツトの容量しか持てず、垂直方向の複数ビット
の記録はてきないという欠点がある。
ため１ビツトの容量しか持てず、垂直方向の複数ビット
の記録はてきないという欠点がある。
発明の目的
本発明は上記欠点を除去するととのでき、垂直方向の記
録が可能な、新規な構成より成る読出し専用記憶装置を
提供せんとするものである。
録が可能な、新規な構成より成る読出し専用記憶装置を
提供せんとするものである。
発明の構成
本発明は、単結晶中に格子定数が局所的に異なる微小格
子歪領域の有無を備えた記憶セルと、セル表面に電気音
響変換素子を形成し、微小格子歪領域の有無を音響平面
波の反射波で検出して読出す構成にした読出し専用記憶
装置である。
子歪領域の有無を備えた記憶セルと、セル表面に電気音
響変換素子を形成し、微小格子歪領域の有無を音響平面
波の反射波で検出して読出す構成にした読出し専用記憶
装置である。
実施例の説明
第２図（ａ）は本発明の記憶セルの一実施例を示す構造
図である。単結晶１中に区分された記憶セル２が集合し
ており、各記憶セル中には転位３が配置されており、転
位の有無が２値情報として書き込まれている。
図である。単結晶１中に区分された記憶セル２が集合し
ており、各記憶セル中には転位３が配置されており、転
位の有無が２値情報として書き込まれている。
第２図（ｂ）は記憶セル中の情報を読出す為の構成を示
す断面構造図である。各記憶セル２上に圧電性物質膜４
および電極５を形成し、圧電振動子を構成しである。電
極６にパルス電圧を印加し、圧電振動子より結晶中へ超
音波を入射すると、転位がある記憶セルには、転位によ
る反射波が出力信号として電極５より読出され、転位が
ない記憶セルからは出力されない。反射波は単結晶中の
格子定数が局所的に異なる微小格子歪領域が存在すれば
生じるので、転位の他に点欠陥などの格子欠陥でも同様
の現象が得られる。丑だ、格子定数の異なる不純物原子
を用いても可能である。
す断面構造図である。各記憶セル２上に圧電性物質膜４
および電極５を形成し、圧電振動子を構成しである。電
極６にパルス電圧を印加し、圧電振動子より結晶中へ超
音波を入射すると、転位がある記憶セルには、転位によ
る反射波が出力信号として電極５より読出され、転位が
ない記憶セルからは出力されない。反射波は単結晶中の
格子定数が局所的に異なる微小格子歪領域が存在すれば
生じるので、転位の他に点欠陥などの格子欠陥でも同様
の現象が得られる。丑だ、格子定数の異なる不純物原子
を用いても可能である。
次に、記憶セルの指定番地を読出す為の構成を示す回路
図を第３図に示す。ワードラインＸとディジットライン
Ｙで二次元のマトリクスを作り、圧電振動子の電極６を
各ラインに接続しである。
図を第３図に示す。ワードラインＸとディジットライン
Ｙで二次元のマトリクスを作り、圧電振動子の電極６を
各ラインに接続しである。
指定ワードラインよりパルス電圧を駆動すると、指定し
たディジットラインより指定番地の記憶セルの情報を読
出すことができる。
たディジットラインより指定番地の記憶セルの情報を読
出すことができる。
次に、記憶セル中に転位を書込む方法を第４図（ａ）〜
（Ｃ）に示す。単結晶Ｔ中の記憶セル表面に荷電粒子ビ
ーム８を入射し、結晶表面にダメージ領域９を形成する
。荷電粒子は、電子、イオン等で行なう（２Ｌ）。次に
（ｂ）に示すように、単結晶表面からエヒタキノヤル層
１０を成長させる。この場合、適当な熱処理をほどこし
てもよい。その結果荷電粒子が入射した領域に転位１１
が成長する。次に（Ｃ）に示す如く、記憶セル表面に圧
電性物質１２及び電極材料１３を形成し、ホトエッチで
パターン形成する。
（Ｃ）に示す。単結晶Ｔ中の記憶セル表面に荷電粒子ビ
ーム８を入射し、結晶表面にダメージ領域９を形成する
。荷電粒子は、電子、イオン等で行なう（２Ｌ）。次に
（ｂ）に示すように、単結晶表面からエヒタキノヤル層
１０を成長させる。この場合、適当な熱処理をほどこし
てもよい。その結果荷電粒子が入射した領域に転位１１
が成長する。次に（Ｃ）に示す如く、記憶セル表面に圧
電性物質１２及び電極材料１３を形成し、ホトエッチで
パターン形成する。
以上の実施例は、記憶セル内に１ビ、／）の情報がある
場合であるが、第５図（ａ）に示すように、記憶セル内
の単結晶層を何層にも重ねて、各層に転位を配置するこ
とにより１つの記憶セル内に書き込むビット数を増加さ
せることができる。出力はビット情報に対応した時間経
列のパルス信号として読出される。（ｂ）のごとく、パ
ルス信号の振幅は減衰するため、書き込める最大のビッ
ト数は、パルス波高が弁別できるしきい値以上で決定さ
れる。
場合であるが、第５図（ａ）に示すように、記憶セル内
の単結晶層を何層にも重ねて、各層に転位を配置するこ
とにより１つの記憶セル内に書き込むビット数を増加さ
せることができる。出力はビット情報に対応した時間経
列のパルス信号として読出される。（ｂ）のごとく、パ
ルス信号の振幅は減衰するため、書き込める最大のビッ
ト数は、パルス波高が弁別できるしきい値以上で決定さ
れる。
本実施例の場合、寸法的制約は以下のように決定される
。圧電振動子の幅をり、転位の深さ−ｉＬとすると、平
面波の条件として、 Ｄ＞１０＋Ｌ ・旧・・（１） を満たす必要がある。一方、転位が入射波と相互作用す
る条件として、入射波の波長をλとすると、λく□１．
・・・・（２） となる。従って圧電振動子の固有振動数ｆはｆ＝ｒ〉１
ｏ−τ パ・・・（３） を満たすことが必要とされる。ここでＶは単結晶中の音
速である。
。圧電振動子の幅をり、転位の深さ−ｉＬとすると、平
面波の条件として、 Ｄ＞１０＋Ｌ ・旧・・（１） を満たす必要がある。一方、転位が入射波と相互作用す
る条件として、入射波の波長をλとすると、λく□１．
・・・・（２） となる。従って圧電振動子の固有振動数ｆはｆ＝ｒ〉１
ｏ−τ パ・・・（３） を満たすことが必要とされる。ここでＶは単結晶中の音
速である。
シリコン単結晶の場合、ｖ−８０ｏｏ＠、、’ｓて転位
の深さとしてＬ＝１／ｊｆｉで形成すると、ｆ＞８０Ｇ
Ｈｚ となる。アクセスタイムは圧電振動子の電気音咄変換の
遅れを無視すると、 ｔ ＝−＝ １００ ｐｓ６ｃ となる。圧電振動子の幅は Ｄ）１０μｍ となり、この場合のメモリーセルサイズは１０Ｃμｙｔ
？となる。
の深さとしてＬ＝１／ｊｆｉで形成すると、ｆ＞８０Ｇ
Ｈｚ となる。アクセスタイムは圧電振動子の電気音咄変換の
遅れを無視すると、 ｔ ＝−＝ １００ ｐｓ６ｃ となる。圧電振動子の幅は Ｄ）１０μｍ となり、この場合のメモリーセルサイズは１０Ｃμｙｔ
？となる。
発明の効果
本発明によれば、
（１） マスク工程が少なく製造コストを低くすること
ができる。
ができる。
（２）製造プロセスが通常の半導体集積回路技術不用い
て実施できるため、大容量化が可能で、篠速性も得られ
る。
て実施できるため、大容量化が可能で、篠速性も得られ
る。
（３）１つの記憶セル内に、垂直方向に多数ピッ１の記
録ができ、高密度化が可能である。
録ができ、高密度化が可能である。
等の効果を有し、工業的価値の高いものである。
、４、図面の簡単な説明
第１図は従来の半導体記憶装置の構成を示す図、第２図
（ａ） 、 （ｂ）は本発明の記憶セル構成の一例を示
す図、第３図は本発明による記憶装置の回路図、第４図
（２Ｌ）〜（Ｃ）は本発明の記憶セルを形成する工程断
面図、第５図（ａ）は本発明の複数ビットの垂直記録を
もった記憶セルの断面図、第５図（ｂ）は第５図（ａ）
の記憶セルを読み出した場合のパルスを示す図である。
（ａ） 、 （ｂ）は本発明の記憶セル構成の一例を示
す図、第３図は本発明による記憶装置の回路図、第４図
（２Ｌ）〜（Ｃ）は本発明の記憶セルを形成する工程断
面図、第５図（ａ）は本発明の複数ビットの垂直記録を
もった記憶セルの断面図、第５図（ｂ）は第５図（ａ）
の記憶セルを読み出した場合のパルスを示す図である。
１．７・・・単結晶、３，１１・・・・転位、４゜１２
・・・圧電性物質、５，１３・・・・・・電極。
・・・圧電性物質、５，１３・・・・・・電極。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ｌ゛° ・・０・′ 第３図 Ｙ 第４図
図 第２図 ｌ゛° ・・０・′ 第３図 Ｙ 第４図
Claims (3)
- （１）単結晶中に格子定数が局所的に異なる微小格子歪
領域を有する複数個の記憶セルと、前記記°憶セル内へ
音響平面波を入射し、前記記憶セル内の微小格子歪領域
の有無を反射波として検出する電気音響変換素子とを備
えだことを特徴とする読出し専用記憶装置。 - （２）単結晶中に格子定数が局所的に異なる微小格子歪
領域が、垂直方向に複数領域布することを特徴とする特
許請求の範囲第１項記載のン゛シ出し専用記憶装置。 - （３）単結晶中に格子定数が局所的に異なる微小格子歪
領域が、転位によって形成されていることを特徴とする
特許請求の範囲第１項または第２項記載の読出し専用記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066944A JPS60211698A (ja) | 1984-04-04 | 1984-04-04 | 読出し専用記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066944A JPS60211698A (ja) | 1984-04-04 | 1984-04-04 | 読出し専用記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211698A true JPS60211698A (ja) | 1985-10-24 |
Family
ID=13330622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066944A Pending JPS60211698A (ja) | 1984-04-04 | 1984-04-04 | 読出し専用記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211698A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990489A (en) * | 1987-07-06 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Read only memory device including a superconductive electrode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650569A (en) * | 1979-09-29 | 1981-05-07 | Matsushita Electric Ind Co Ltd | Semiconductor memory cell |
-
1984
- 1984-04-04 JP JP59066944A patent/JPS60211698A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650569A (en) * | 1979-09-29 | 1981-05-07 | Matsushita Electric Ind Co Ltd | Semiconductor memory cell |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990489A (en) * | 1987-07-06 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Read only memory device including a superconductive electrode |
| US5130273A (en) * | 1987-07-06 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a read only memory device using a focused ion beam to alter superconductivity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3359331B2 (ja) | 強誘電体データ処理装置、その製造方法、その使用方法、並びにこの装置の論理素子のアドレス指定における読み取り方法 | |
| CN107123648A (zh) | 一种面内读/写操作铁电忆阻器及其制备方法 | |
| JPS599960A (ja) | 一素子形電界効果トランジスタ・ランダム・アクセス・メモリ | |
| JPS60211698A (ja) | 読出し専用記憶装置 | |
| JP3312174B2 (ja) | 高密度磁気固定メモリの書き込み方法及び高密度磁気固定メモリ | |
| JPS6055919B2 (ja) | 半導体記憶装置 | |
| US4586164A (en) | Random access memory device utilizing phase change materials | |
| JPS60117660A (ja) | 半導体記憶装置 | |
| Minnick et al. | Multiple coincidence magnetic storage systems | |
| JPH03108770A (ja) | 強誘電体メモリ | |
| JPH0321996B2 (ja) | ||
| JPH0689568A (ja) | メモリ素子 | |
| US6337287B1 (en) | High speed, high bandwidth, high density nonvolatile memory system | |
| JPS6150277A (ja) | 磁気記憶素子およびその製造方法 | |
| Nokubo et al. | A 4.5 ns access time 1K x 4 bit ECL RAM | |
| Rubinstein et al. | Soniscan: A ferroacoustic thin-film memory | |
| JPS61196569A (ja) | 半導体メモリ集積回路 | |
| JPH03108769A (ja) | 強誘電体メモリ | |
| US3495227A (en) | Magneto-sonic correlator apparatus | |
| JPH0438866A (ja) | メモリ装置およびその記録・再生方法 | |
| JP2985465B2 (ja) | 半導体記憶装置 | |
| US3623025A (en) | Variable resistance information reading element | |
| JPS61264580A (ja) | 磁気バブルメモリ素子 | |
| JPS626438A (ja) | 磁気デイスク | |
| JPS6321277B2 (ja) |