JPS60211975A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60211975A JPS60211975A JP59067636A JP6763684A JPS60211975A JP S60211975 A JPS60211975 A JP S60211975A JP 59067636 A JP59067636 A JP 59067636A JP 6763684 A JP6763684 A JP 6763684A JP S60211975 A JPS60211975 A JP S60211975A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- pattern
- polycrystalline silicon
- silicon
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はバイポーラトランジスタに係り、特に微細なエ
ミツタ幅を持つ高速性能の秀れた半導体装置に関する。
ミツタ幅を持つ高速性能の秀れた半導体装置に関する。
従来ホトエツチング技術により加工できる限界を越えた
微細なエミッタを形成するためには、パターンを形成後
サイドエッチなどの方法によりパターンの周辺を加工し
、パターン中心部に微細なエミッタを形成し、その外周
にベースコンタクトを形成する方法が取られてきた。し
かしながら、これらの方法で微細なエミッタを形成した
場合、エミッタの電流密度が限定されるために一定の電
流を流す場合にはエミツタ幅が狭くなるにしたがってエ
ミッタ長を長くする必要がある。このために素子寸法は
あまり小さくできず、コレクタ・ベース容量（Ｃ）が大
きく、高速化する上での大きな障害になっていた。
微細なエミッタを形成するためには、パターンを形成後
サイドエッチなどの方法によりパターンの周辺を加工し
、パターン中心部に微細なエミッタを形成し、その外周
にベースコンタクトを形成する方法が取られてきた。し
かしながら、これらの方法で微細なエミッタを形成した
場合、エミッタの電流密度が限定されるために一定の電
流を流す場合にはエミツタ幅が狭くなるにしたがってエ
ミッタ長を長くする必要がある。このために素子寸法は
あまり小さくできず、コレクタ・ベース容量（Ｃ）が大
きく、高速化する上での大きな障害になっていた。
本発明は素子面積を増加することなく、エミッタ長を長
くし、許容電流の大きいトランジスタを提供することに
ある。
くし、許容電流の大きいトランジスタを提供することに
ある。
従来、エミッタパターン周辺に形成したセルファライン
による微細パターンはベース層のコンタクトに使用され
ていたが、本発明ではパターン周辺に形成した微細パタ
ーンをエミツタ層として用い、従来のエミッタ部をベー
スコンタクトとして用いるもので、従来構造に比較して
３倍以上のエミッタ長が確保できる。また、この方法で
は精度の高いエミツタ幅が得られ、ベース・エミッタ順
方向電圧のバラツキなどを小さくできる。
による微細パターンはベース層のコンタクトに使用され
ていたが、本発明ではパターン周辺に形成した微細パタ
ーンをエミツタ層として用い、従来のエミッタ部をベー
スコンタクトとして用いるもので、従来構造に比較して
３倍以上のエミッタ長が確保できる。また、この方法で
は精度の高いエミツタ幅が得られ、ベース・エミッタ順
方向電圧のバラツキなどを小さくできる。
以下、本発明の一実施例を第１図、第２図により説明す
る。第１図はエミッタ領域をセルファラインで形成する
方法で、まず、同図（ａ）に示すように半導体基板１上
に二酸化珪素膜２、窒化珪素膜３、多結晶シリコン４、
第２の窒化珪素膜５を重ねて形成し、ホトエツチング技
術により窒化珪素膜５とその下の多結晶シリコン４を除
去し、パターン６を形成する。次に多結晶シリコン４の
露出している側面を酸化し、二酸化珪素膜７を形成する
と同図（ｂ）の構造が得られる。次に第２の多結晶シリ
コンを被着し、パターン６に合わせてホトエツチングを
行ない同図（ｃ）に示す多結晶シリコン８を形成する。
る。第１図はエミッタ領域をセルファラインで形成する
方法で、まず、同図（ａ）に示すように半導体基板１上
に二酸化珪素膜２、窒化珪素膜３、多結晶シリコン４、
第２の窒化珪素膜５を重ねて形成し、ホトエツチング技
術により窒化珪素膜５とその下の多結晶シリコン４を除
去し、パターン６を形成する。次に多結晶シリコン４の
露出している側面を酸化し、二酸化珪素膜７を形成する
と同図（ｂ）の構造が得られる。次に第２の多結晶シリ
コンを被着し、パターン６に合わせてホトエツチングを
行ない同図（ｃ）に示す多結晶シリコン８を形成する。
その後第２の窒化珪素５を熱リン酸により完全に除去し
、露出した二酸化珪素７を弗化水素酸素のエッチ液で除
去する（同図ｄ）。次に多結晶シリコン４，８をマスク
に窒化珪素膜２を熱リン酸により選択エッチして、多結
晶シリコンを除去した後、二酸化珪素膜２を弗化水素酸
系の液で除去すると同図（ｅ）の構造が形成でき、多結
晶シリコンの酸化膜の厚さによって決定される微細パタ
ーン９が形成できる。この微細パターン９は中央の窒化
珪素膜の残っている領域の周辺に環状に形成される。こ
の環状の領域がエミッタとなる部分で、その幅は側面の
二酸化珪素膜７の厚さを２００ｎｍにした場合が３００
ｎｍである。
、露出した二酸化珪素７を弗化水素酸素のエッチ液で除
去する（同図ｄ）。次に多結晶シリコン４，８をマスク
に窒化珪素膜２を熱リン酸により選択エッチして、多結
晶シリコンを除去した後、二酸化珪素膜２を弗化水素酸
系の液で除去すると同図（ｅ）の構造が形成でき、多結
晶シリコンの酸化膜の厚さによって決定される微細パタ
ーン９が形成できる。この微細パターン９は中央の窒化
珪素膜の残っている領域の周辺に環状に形成される。こ
の環状の領域がエミッタとなる部分で、その幅は側面の
二酸化珪素膜７の厚さを２００ｎｍにした場合が３００
ｎｍである。
微細なエミッタ領域を形成後、第２図（ａ）に示すよう
にベース層１０を不純物の選択打込みにより形成し、同
図（ｂ）に示すようにヒ素を添加した多結晶シリコン１
１を形成し、パターンニジグする。次に熱処理を行ない
エミツタ層１２を形成し、酸化して多結晶シリコン１１
の表面を酸化し、二酸化珪素膜１３で被う（同図Ｃ）。
にベース層１０を不純物の選択打込みにより形成し、同
図（ｂ）に示すようにヒ素を添加した多結晶シリコン１
１を形成し、パターンニジグする。次に熱処理を行ない
エミツタ層１２を形成し、酸化して多結晶シリコン１１
の表面を酸化し、二酸化珪素膜１３で被う（同図Ｃ）。
次に環状エミッタ１２の中央部の窒化珪素膜３と二酸化
珪素膜２および多結晶シリコン１１上の二酸化珪素膜１
３を選択エツチングしたコンタクト部を形成し、アルミ
ニウム電極１４を形成すると中央にベースコンタクトを
持つ環状エミッタのトランジスタが完成する。
珪素膜２および多結晶シリコン１１上の二酸化珪素膜１
３を選択エツチングしたコンタクト部を形成し、アルミ
ニウム電極１４を形成すると中央にベースコンタクトを
持つ環状エミッタのトランジスタが完成する。
本発明によれば同じベース面積において、エミッタ長を
３倍以上にすることができると同時に寸法精度の高い狭
いエミツタ幅が実現でき、その効果は非常に木きい。
３倍以上にすることができると同時に寸法精度の高い狭
いエミツタ幅が実現でき、その効果は非常に木きい。
なお、実施例では説明を簡単にするためにベースおよび
エミッタ部のみを記したが、実際のＬＳＩで使用する場
合には素子間を分離するためのアイソレーションやコレ
クタ抵抗を下げるための埋込層などが形成されることは
いうまでもない。また、エミッタおよびコレクタを多結
晶シリコンにより引き出す方式で問題となる多結晶シリ
コンの抵抗はその表面をシリサイド化することにより解
決できることはいうまでもない。
エミッタ部のみを記したが、実際のＬＳＩで使用する場
合には素子間を分離するためのアイソレーションやコレ
クタ抵抗を下げるための埋込層などが形成されることは
いうまでもない。また、エミッタおよびコレクタを多結
晶シリコンにより引き出す方式で問題となる多結晶シリ
コンの抵抗はその表面をシリサイド化することにより解
決できることはいうまでもない。
第１図および第２図は本発明を説明するための断面構造
図である。 １・・・シリコン基板、２，７．１３・・二酸化珪素膜
、３．５・・・窒化珪素膜、４，８．１１・・・多結晶
シリコン、１０・・・ベース層、１２・・・エミツタ層
。 第 １ 図 （皮う （ｄ） Ｃｅ）
図である。 １・・・シリコン基板、２，７．１３・・二酸化珪素膜
、３．５・・・窒化珪素膜、４，８．１１・・・多結晶
シリコン、１０・・・ベース層、１２・・・エミツタ層
。 第 １ 図 （皮う （ｄ） Ｃｅ）
Claims (1)
- 半導体基板表面に絶縁膜を介して所定のパターンを形成
し、前記パターンの周囲に一定幅の微細パターンを形成
し、前記微細パターン領域にエミッタを形成したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067636A JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067636A JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60211975A true JPS60211975A (ja) | 1985-10-24 |
| JPH0576767B2 JPH0576767B2 (ja) | 1993-10-25 |
Family
ID=13350675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067636A Granted JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211975A (ja) |
-
1984
- 1984-04-06 JP JP59067636A patent/JPS60211975A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0576767B2 (ja) | 1993-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| US4579625A (en) | Method of producing a complementary semiconductor device with a dielectric isolation structure | |
| JPH0511668B2 (ja) | ||
| JPH0576767B2 (ja) | ||
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPH0314238A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS6083347A (ja) | 半導体装置の製造方法 | |
| JPS59232458A (ja) | 半導体装置の製造法 | |
| JPS61112377A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS59198758A (ja) | 半導体装置の製法 | |
| JPH0278227A (ja) | コレクタ分離拡散トランジスタとその製造方法 | |
| JPH01134970A (ja) | 半導体装置の製造方法 | |
| JPS60126865A (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS6212165A (ja) | 半導体装置の製造方法 | |
| JPH02254727A (ja) | 半導体装置の製造方法 | |
| JPS6015971A (ja) | 半導体装置の製造方法 | |
| JPS62214637A (ja) | 半導体装置とその製造方法 | |
| JPS593852B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01119064A (ja) | 半導体装置の製造方法 |